欧美极品高清xxxxhd,国产日产欧美最新,无码AV国产东京热AV无码,国产精品人与动性XXX,国产传媒亚洲综合一区二区,四库影院永久国产精品,毛片免费免费高清视频,福利所导航夜趣136

 找回密碼
 立即注冊

QQ登錄

只需一步,快速開始

搜索
收藏本版 (27) |訂閱|存檔

FPGA/CPLD 今日: 0|主題: 743|排名: 32 

作者 回復(fù)/查看 最后發(fā)表
全局置頂 隱藏置頂帖 預(yù)覽 關(guān)于整頓無意義的回帖 attachment  ...23456..33 uid:1 2015-5-22 02:41 1286523451 2026-3-29 19:27
隱藏置頂帖 預(yù)覽 新手發(fā)帖技巧 attachment  ...23456..37 uid:1 2016-5-3 04:24 1452461927 2026-3-20 20:30
      
預(yù)覽 RISC-V指令集詳解 RISCV-spec-v2.1中文版下載(共114頁pdf) attach_img heatlevel  ...2 uid:342727 2018-6-1 10:38 5748134 2025-4-23 08:51
預(yù)覽 Quartus II中 Can't access JTAG chain問題的解決 uid:72008 2015-1-12 02:13 042771 2015-1-12 02:13
預(yù)覽 FPGA入門教程(共37頁精彩pdf下載) attach_img digest heatlevel agree uid:260904 2018-2-12 15:52 3137752 2020-4-18 22:34
預(yù)覽 QUARTUS 編譯中 instantiates undefined entity 問題 uid:51088 2014-8-20 02:52 236514 2023-7-12 20:31
預(yù)覽 verilog硬件語言入門教程(共172頁pdf下載) attach_img heatlevel uid:373087 2018-7-17 10:26 2831588 2024-9-30 14:15
預(yù)覽 手把手教你學(xué)習(xí)FPGA入門系列視頻教程,不看后悔喲 新人帖 attachment heatlevel  ...2 uid:52663 2013-8-5 10:03 4330965 2021-12-23 13:57
預(yù)覽 Verilog七人表決器的設(shè)計課程設(shè)計實驗報告 attach_img agree uid:252668 2017-11-23 14:40 229671 2019-1-14 14:41
預(yù)覽 一看就會用的可編程邏輯器件GAL16v8 新人帖 attachment heatlevel agree  ...2 uid:73422 2015-6-21 12:14 7123971 2025-6-9 16:20
預(yù)覽 VHDL之加法器系列(四位 八位 半加器 全加器) uid:51269 2014-11-10 15:28 022741 2014-11-10 15:28
預(yù)覽 解決#error This file requires compiler and library support for the ISO C++ 2... uid:51024 2014-7-30 14:08 121487 2020-9-14 11:04
預(yù)覽 Critical Warning: Synopsys Design Constraints File file not found: FPGA中的警告 uid:104126 2016-1-23 00:15 021330 2016-1-23 00:15
預(yù)覽 FPGA應(yīng)用—74HC595驅(qū)動流水燈程序詳解 attach_img uid:91350 2015-11-1 17:39 320697 2021-7-27 17:25
預(yù)覽 基于FPGA的數(shù)字電子時鐘設(shè)計與實現(xiàn),含源碼,原理圖與WORD格式論文 attach_img agree uid:300822 2018-4-2 14:03 120670 2020-6-17 17:29
預(yù)覽 好書推薦:VHDL語言100例詳解(共498頁)挺好的 attach_img heatlevel agree uid:287854 2018-3-5 17:29 2620378 2024-8-21 17:54
預(yù)覽 de1-soc FPGA(Quartus工程含Qsys系統(tǒng)) + HPS 操作步驟 attach_img uid:51024 2014-7-30 14:11 220217 2015-7-20 15:31
預(yù)覽 VHDL-LCD1602顯示程序 包括英文數(shù)字簡單漢字 uid:77367 2015-4-19 03:10 420195 2020-4-16 16:11
預(yù)覽 EP4CE6E22C8 FPGA最小系統(tǒng)電路原理圖+PCB源文件 attach_img heatlevel agree uid:462734 2019-1-26 01:00 2120045 2023-6-5 03:24
預(yù)覽 Diamond 3.5簡易教程 LATTICE fpga的軟件使用方法 attachment uid:288227 2018-3-6 15:24 417790 2021-2-8 11:01
預(yù)覽 modelsim仿真平臺的搭建教程-非常詳細 attach_img uid:91350 2015-11-1 16:15 117156 2017-9-12 10:10
預(yù)覽 FPGA_EP4CE6E22C8_EVB_V10 原理圖及PCB分享 AD軟件畫的 新人帖 attach_img heatlevel uid:192761 2017-4-23 17:24 3816644 2020-6-9 09:43
預(yù)覽 搞定can,t place multiple pins assigned to pin location pin_101 attach_img uid:91350 2015-11-1 16:03 016459 2015-11-1 16:03
預(yù)覽 直流電機PWM控制的FPGA實現(xiàn)論文與仿真源碼等全套資料 attach_img uid:290266 2018-4-18 03:17 116284 2019-9-25 23:01
預(yù)覽 Verilog HDL自動售貨機系統(tǒng)設(shè)計與仿真實驗報告 attachment heatlevel agree uid:242893 2017-11-10 11:16 1215727 2023-12-14 20:45
預(yù)覽 基于Quartus的分頻器設(shè)計(含原理圖及代碼兩種方法) 新人帖 attach_img agree uid:150657 2016-12-2 23:56 015383 2016-12-2 23:56
預(yù)覽 基于FPGA的出租車計費器的設(shè)計Verilog源碼+報告 attach_img heatlevel agree uid:114903 2018-11-17 10:56 715358 2021-5-25 22:17
預(yù)覽 verilog中.v文件和.h文件的區(qū)別 uid:51024 2014-7-30 13:47 015103 2014-7-30 13:47
預(yù)覽 24進制計數(shù)器的 VHDL語言設(shè)計 uid:70481 2014-12-17 13:51 214866 2017-12-20 21:58
預(yù)覽 如何在Quartus II 中調(diào)用Modelsim SE進行門級仿真調(diào)試 uid:113276 2016-4-10 14:45 114887 2016-5-12 15:05
預(yù)覽 signaltap使用簡記 uid:105323 2016-2-23 04:02 014869 2016-2-23 04:02
預(yù)覽 基于一般模型的計數(shù)器的FPGA設(shè)計報告 attachment heatlevel uid:346604 2018-6-7 00:26 414865 2023-12-29 14:49
預(yù)覽 我做的EDA密碼鎖仿真Quartus II課程設(shè)計報告 新人帖 attach_img heatlevel agree uid:215389 2017-6-28 15:55 1614708 2023-6-5 03:22
預(yù)覽 FPGA信號發(fā)生器設(shè)計 含程序原理圖PCB 可產(chǎn)生正弦波 三角波 方波 幅度頻率控制 新人帖 attach_img digest heatlevel agree uid:201155 2017-5-15 22:45 814384 2025-5-17 09:28
預(yù)覽 FPGA應(yīng)用—流水燈設(shè)計思路+程序詳解 attach_img uid:91350 2015-11-1 17:58 214241 2020-5-30 22:38
預(yù)覽 基于FPGA的超聲波測距設(shè)計 附quartus程序等 attach_img heatlevel agree uid:466735 2019-3-3 18:36 1213941 2023-4-12 15:52
預(yù)覽 基于FPGA的萬年歷設(shè)計(quartus代碼+PCB文件+文檔) attachment uid:466735 2019-3-3 18:02 413603 2021-4-7 14:21
預(yù)覽 Quartus II中FPGA的管腳分配保存方法 uid:82781 2015-6-24 16:09 013374 2015-6-24 16:09
預(yù)覽 verilog學(xué)習(xí)筆記二:用狀態(tài)機實現(xiàn)按鍵的消抖及按鍵按下次數(shù)計數(shù) uid:51025 2014-8-29 17:34 212584 2020-3-25 16:59
預(yù)覽 Quartus II官方教程 中文版使用說明下載(共250頁pdf) attach_img heatlevel uid:474666 2019-2-2 12:05 1012088 2025-7-28 10:41
預(yù)覽 門控時鐘和時鐘使能的理解 uid:104287 2016-1-31 04:28 011864 2016-1-31 04:28
預(yù)覽 W5500網(wǎng)口芯片SPI傳輸時序 Verilog源碼 attach_img heatlevel agree uid:306627 2018-4-12 15:59 1311660 2019-10-3 08:19
預(yù)覽 七段數(shù)碼管顯示電路 attach_img uid:112613 2016-11-25 22:43 211615 2024-6-9 21:10
預(yù)覽 QuartusII 信號發(fā)生器使用方法詳解 uid:51269 2014-11-10 15:22 011545 2014-11-10 15:22
預(yù)覽 Verilog變量 reg型介紹 uid:579775 2020-12-9 20:19 011588 2020-12-9 20:19
預(yù)覽 大話FPGA書(非常通俗易懂的學(xué)習(xí)資料) attach_img heatlevel agree uid:270833 2018-8-16 14:53 711436 2023-9-15 20:32
預(yù)覽 Verilog中19種數(shù)據(jù)類型介紹 attachment uid:419599 2018-11-2 12:11 111212 2020-6-6 16:52
預(yù)覽 特權(quán)師兄傾情奉獻9G海量FPGA學(xué)習(xí)資料 heatlevel agree uid:74835 2015-3-20 20:29 2211241 2019-3-16 20:17
預(yù)覽 從自學(xué)FPGA到權(quán)威翻譯的這五年—特權(quán)同學(xué),永遠忠于年輕時的夢想 agree uid:109770 2016-3-22 23:08 011196 2016-3-22 23:08
預(yù)覽 FPGA/CycloneIV E/EP4CE115F29C8開發(fā)板管腳配置 uid:51269 2014-11-10 15:19 010999 2014-11-10 15:19
預(yù)覽 扇入(fan-in)與扇出(fan-out) attach_img uid:105323 2016-2-23 03:23 010939 2016-2-23 03:23
預(yù)覽 TINA中添加器件(適用于有相應(yīng)器件的cir文件的情況) uid:51024 2014-7-30 14:13 110837 2015-7-29 12:40
下一頁 »

快速發(fā)帖

還可輸入 80 個字符
您需要登錄后才可以發(fā)帖 登錄 | 立即注冊

本版積分規(guī)則

小黑屋|51黑電子論壇 |51黑電子論壇6群 QQ 管理員QQ:125739409;技術(shù)交流QQ群281945664

Powered by 單片機教程網(wǎng)

返回頂部 返回版塊