欧美极品高清xxxxhd,国产日产欧美最新,无码AV国产东京热AV无码,国产精品人与动性XXX,国产传媒亚洲综合一区二区,四库影院永久国产精品,毛片免费免费高清视频,福利所导航夜趣136

 找回密碼
 立即注冊

QQ登錄

只需一步，快速開始

搜索
收藏本版 (27) |訂閱|存檔

FPGA/CPLD 今日: 0|主題: 740|排名: 30 

作者 回復/查看 最后發表
預覽 FPGA學習-3-8譯碼器設計驗證 uid:108531 2016-3-12 22:46 05819 2016-3-12 22:46
預覽 FPGA學習-例解阻塞賦值與非阻塞賦值 uid:108531 2016-3-12 22:34 06487 2016-3-12 22:34
預覽 FPGA學習-按鍵消抖模塊設計與驗證A uid:108531 2016-3-12 22:30 08676 2016-3-12 22:30
預覽 FPGA學習–串口發送模塊與驗證 uid:108531 2016-3-12 22:12 05238 2016-3-12 22:12
預覽 關于FPGA學習過程中的tcl文件與qsf文件 uid:104126 2016-1-23 00:13 15338 2016-3-11 23:43
預覽 FPGA數碼管交換顯示 報錯 uid:262 2016-3-11 21:11 02633 2016-3-11 21:11
預覽 Verilog中阻塞賦值和非阻塞賦值的正確使用 uid:72008 2015-1-12 02:10 14331 2016-3-7 22:44
預覽 SOPC中自定義元件的端口設置解析 attach_img uid:107189 2016-3-4 20:44 04192 2016-3-4 20:44
預覽 FPGA學習之--如何在Quartus II 中調用Modelsim SE進行仿真調試 uid:105323 2016-3-4 01:29 07283 2016-3-4 01:29
預覽 FPGA學習之引腳分配 uid:105323 2016-3-4 01:28 03813 2016-3-4 01:28
預覽 FPGA學習之嵌入式鎖相環模塊ALTPLL的配置和調用 uid:105323 2016-3-4 01:28 06407 2016-3-4 01:28
預覽 verilog中`timescale的定義與作用 uid:105323 2016-2-23 17:45 05974 2016-2-23 17:45
預覽 串口模塊 uid:105323 2016-2-23 17:44 03188 2016-2-23 17:44
預覽 reg型和memory型數據 uid:105323 2016-2-23 17:42 04383 2016-2-23 17:42
預覽 兩儀性與多義性的問題 uid:105323 2016-2-23 17:41 02603 2016-2-23 17:41
預覽 verilog HDL中wire和reg的區別 uid:105323 2016-2-23 17:39 04726 2016-2-23 17:39
預覽 FPGA基礎知識及其工作原理 attach_img uid:105323 2016-2-23 04:07 13261 2016-2-23 13:00
預覽 Quartus II常見錯誤 uid:105323 2016-2-23 04:05 08688 2016-2-23 04:05
預覽 SOPC自定義外設 uid:105323 2016-2-23 04:03 02571 2016-2-23 04:03
預覽 signaltap使用簡記 uid:105323 2016-2-23 04:02 014601 2016-2-23 04:02
預覽 Quartus II宏功能模塊 uid:105323 2016-2-23 04:01 04083 2016-2-23 04:01
預覽 DMA控制器使用 uid:105323 2016-2-23 03:59 02808 2016-2-23 03:59
預覽 在Quartus中利用SOPC Builder做總線仲裁 uid:105323 2016-2-23 03:58 03474 2016-2-23 03:58
預覽 自定義外設 uid:105323 2016-2-23 03:56 02588 2016-2-23 03:56
預覽 verilog綜合小結 uid:105323 2016-2-23 03:54 02465 2016-2-23 03:54
預覽 SOPC自定義模塊的添加和接口信號的自動識別 uid:105323 2016-2-23 03:47 03573 2016-2-23 03:47
預覽 如何以32 bit的方式存取SDRAM uid:105323 2016-2-23 03:35 04779 2016-2-23 03:35
預覽 Avalon-MM接口中waitrequest信號的實現 uid:105323 2016-2-23 03:34 05141 2016-2-23 03:34
預覽 sopc自定義外設設計總結 uid:105323 2016-2-23 03:32 03723 2016-2-23 03:32
預覽 雙口RAM原理 uid:105323 2016-2-23 03:31 04200 2016-2-23 03:31
預覽 FPGA時序約束的幾種方法 uid:105323 2016-2-23 03:31 02938 2016-2-23 03:31
預覽 添加時序約束的技巧分析 uid:105323 2016-2-23 03:30 03261 2016-2-23 03:30
預覽 FPGA設計中加時序約束 uid:105323 2016-2-23 03:29 02479 2016-2-23 03:29
預覽 讀SRAM時序約束分析 uid:105323 2016-2-23 03:28 03315 2016-2-23 03:28
預覽 在FPGA設計環境中加時序約束 uid:105323 2016-2-23 03:28 02668 2016-2-23 03:28
預覽 FPGA-愛FPGA，愛生活 uid:105323 2016-2-23 03:27 05006 2016-2-23 03:27
預覽 扇入（fan-in）與扇出（fan-out） attach_img uid:105323 2016-2-23 03:23 010601 2016-2-23 03:23
預覽 時序約束幾個概念 uid:105323 2016-2-23 03:22 03814 2016-2-23 03:22
預覽 寄存器、鎖存器和觸發器 uid:105323 2016-2-23 03:22 04150 2016-2-23 03:22
預覽 SignalTap II觀測wire型數據 uid:105323 2016-2-23 03:21 03160 2016-2-23 03:21
預覽 Verilog中parameter和define的區別 uid:105323 2016-2-23 03:20 04811 2016-2-23 03:20
預覽 Verilog狀態機學習 uid:105323 2016-2-23 03:19 03522 2016-2-23 03:19
預覽 Verilog中函數與任務比較 uid:105323 2016-2-23 03:15 02771 2016-2-23 03:15
預覽 提高FPGA系統的工作速度 attach_img uid:105323 2016-2-23 02:20 04034 2016-2-23 02:20
預覽 Quartus 的文件管理 uid:105323 2016-2-23 01:37 03218 2016-2-23 01:37
預覽 FPGA時鐘管理—PLL和DLL attach_img uid:105323 2016-2-23 01:27 07544 2016-2-23 01:27
預覽 四種常用FPGA/CPLD設計思想與技巧 uid:105323 2016-2-23 01:25 02005 2016-2-23 01:25
預覽 FPGA電壓 uid:105323 2016-2-23 01:24 02149 2016-2-23 01:24
預覽 時序分析—多周期路徑（Multicycle Paths）檢查 網表文件 Altera器件時序模型 uid:105323 2016-2-23 01:21 17202 2016-2-23 01:23
預覽 Verilog實現時鐘的奇數分頻 uid:105323 2016-2-23 01:20 04350 2016-2-23 01:20
下一頁 »

快速發帖

還可輸入 80 個字符
您需要登錄后才可以發帖 登錄 | 立即注冊

本版積分規則

小黑屋|51黑電子論壇 |51黑電子論壇6群 QQ 管理員QQ:125739409;技術交流QQ群281945664

Powered by 單片機教程網

返回頂部 返回版塊