一、鎖存器

鎖存器對脈沖電平敏感，在時鐘脈沖的電平作用下改變狀態。

鎖存器是電平觸發的存儲單元，數據存儲的動作取決于輸入時鐘（或者使能）信號的電平值，僅當鎖存器處于使能狀態時，輸出才會隨著數據輸入發生變化。

鎖存器不同于觸發器，它不在鎖存數據時，輸出端的信號隨輸入信號變化，就像信號通過一個緩沖器一樣；一旦鎖存信號起鎖存作用，則數據被鎖住，輸入信號不起作用。鎖存器也稱為透明鎖存器，指的是不鎖存時輸出對于輸入是透明的。

應用場合：數據有效遲后于時鐘信號有效。這意味著時鐘信號先到，數據信號后到。在某些運算器電路中有時采用鎖存器作為數據暫存器。

缺點：時序分析較困難。

不要鎖存器的原因：1、鎖存器容易產生毛刺，2、鎖存器在ASIC設計中應該說比ff要簡單，但是在FPGA的資源中，大部分器件沒有鎖存器這個東西，所以需要用一個邏輯門和ff來組成鎖存器，這樣就浪費了資源。

優點：面積小。鎖存器比FF快，所以用在地址鎖存是很合適的，不過一定要保證所有的latch信號源的質量，鎖存器在CPU設計中很常見，正是由于它的應用使得CPU的速度比外部IO部件邏輯快許多。latch完成同一個功能所需要的門較觸發器要少，所以在asic中用的較多。

二、觸發器

觸發器（Flip-Flop，簡寫為 FF），也叫雙穩態門，又稱雙穩態觸發器。是一種可以在兩種狀態下運行的數字邏輯電路。觸發器一直保持它們的狀態，直到它們收到輸入脈沖，又稱為觸發。當收到輸入脈沖時，觸發器輸出就會根據規則改變狀態，然后保持這種狀態直到收到另一個觸發。

觸發器（flip-flops）電路相互關聯，從而為使用內存芯片和微處理器的數字集成電路（IC）形成邏輯門。它們可用來存儲一比特的數據。該數據可表示音序器的狀態、計數器的價值、在計算機內存的ASCII字符或任何其他的信息。

有幾種不同類型的觸發器（flip-flops）電路具有指示器，如T（切換）、S-R（設置/重置）J-K（也可能稱為Jack Kilby）和D（延遲）。典型的觸發器包括零個、一個或兩個輸入信號，以及時鐘信號和輸出信號。一些觸發器還包括一個重置當前輸出的明確輸入信號。第一個電子觸發器是在1919年由W.H.Eccles和F.W.Jordan發明的。

觸發器(flip-flop)---對脈沖邊沿敏感，其狀態只在時鐘脈沖的上升沿或下降沿的瞬間改變。

T觸發器(Toggle Flip-Flop，or Trigger Flip-Flop)設有一個輸入和輸出，當時鐘頻率由0轉為1時，如果T和Q不相同時，其輸出值會是1。輸入端T為1的時候，輸出端的狀態Q發生反轉；輸入端T為0的時候，輸出端的狀態Q保持不變。把JK觸發器的J和K輸入點連接在一起，即構成一個T觸發器。

應用場合：時鐘有效遲后于數據有效。這意味著數據信號先建立，時鐘信號后建立。在CP上升沿時刻打入到寄存器。

三、寄存器

寄存器用來存放數據的一些小型存儲區域，用來暫時存放參與運算的數據和運算結果，它被廣泛的用于各類數字系統和計算機中。其實寄存器就是一種常用的時序邏輯電路，但這種時序邏輯電路只包含存儲電路。寄存器的存儲電路是由鎖存器或觸發器構成的，因為一個鎖存器或觸發器能存儲1位二進制數，所以由N個鎖存器或觸發器可以構成N位寄存器。 工程中的寄存器一般按計算機中字節的位數設計，所以一般有8位寄存器、16位寄存器等。

對寄存器中的觸發器只要求它們具有置1、置0的功能即可，因而無論是用同步RS結構觸發器，還是用主從結構或邊沿觸發結構的觸發器，都可以組成寄存器。一般由D觸發器組成，有公共輸入/輸出使能控制端和時鐘，一般把使能控制端作為寄存器電路的選擇信號，把時鐘控制端作為數據輸入控制信號。

寄存器的應用

1. 可以完成數據的并串、串并轉換；

2.可以用做顯示數據鎖存器：許多設備需要顯示計數器的記數值，以8421BCD碼記數，以七段顯示器顯示，如果記數速度較高，人眼則無法辨認迅速變化的顯示字符。在計數器和譯碼器之間加入一個鎖存器，控制數據的顯示時間是常用的方法。

3.用作緩沖器；

4. 組成計數器：移位寄存器可以組成移位型計數器，如環形或扭環形計數器。