欧美极品高清xxxxhd,国产日产欧美最新,无码AV国产东京热AV无码,国产精品人与动性XXX,国产传媒亚洲综合一区二区,四库影院永久国产精品,毛片免费免费高清视频,福利所导航夜趣136

 找回密碼
 立即注冊

QQ登錄

只需一步,快速開始

搜索
查看: 4349|回復: 0
打印 上一主題 下一主題
收起左側

Verilog實現時鐘的奇數分頻

[復制鏈接]
跳轉到指定樓層
樓主
ID:105323 發表于 2016-2-23 01:20 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
偶數倍分頻通過計數器便可以實現,對于奇數倍分頻,實現方法為:
產生N計數(N為奇數),在任意計數(>1 & <N)時翻轉,實現占空比不為50%的N分頻時鐘。若是需要產生占空比為50%的N倍奇數分頻,首先進行上升沿觸發進行模N計數,計數到某一個值n時輸出時鐘進行翻轉,然后再計數(N-1/2次,再次進行翻轉得到一個占空比非50%奇數n分頻時鐘。同理,同時進行下降沿觸發的模N計數,等計數到n時,輸出時鐘進行翻轉,同樣再計數(N-1/2次,輸出時鐘再次翻轉生成占空比非50%的奇數n分頻時鐘。兩個占空比非50%n分頻時鐘進行相或運算,即得到占空比為50%的奇數N分頻時鐘。
示例:
module odd_division(clk,rst,clk_out);
input        clk,rst;
output       clk_out;
reg[3:0]     count1,count2;
reg          clkA,clkB;

parameter    N = 5;//the number you want to divid into

assign clk_out = clkA | clkB;

always @(posedge clk or negedge rst)
begin
if(! rst)
begin
count1 <= 1'b0;
clkA  <= 1'b0;         
end
else if(count1 < (N - 1))
    begin
count1 <= count1 + 1'b1;
if(count1 < (N - 1)/2)
clkA <= 0;
else if (count1>=(N-1)/2)
clkA<= 1 ;                 
end         
else
begin
clkA <= 0;
count1 <= 1'b0;
    end         
end

always @ (negedge clk or negedge rst)
begin
if(! rst)
    begin
        count2 <= 1'b0;
        clkB  <= 1'b0;
    end
else if(count2 < (N - 1))
begin
count2 <= count2 + 1'b1;
if (count1<(N-1)/2)           
clkB <= 0;
else  if(count2 >= (N - 1)/2)
clkB <= 1;           
end         
    else
begin
clkB <= 0;
count2 <= 1'b0;
end  
end        

endmodule

仿真結果:





分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享淘帖 頂 踩
回復

使用道具 舉報

您需要登錄后才可以回帖 登錄 | 立即注冊

本版積分規則

小黑屋|51黑電子論壇 |51黑電子論壇6群 QQ 管理員QQ:125739409;技術交流QQ群281945664

Powered by 單片機教程網

快速回復 返回頂部 返回列表