JD642 CPLD邏輯示意圖

ID:114320 · 發表于 2016-5-10 04:15

　　CPLD里主要譯址邏輯關系，FLASH地址邏輯是采用向CE2空間的高空間執行寫操作來換頁的。例如對CE2的某空間（EA22：19＝0110）寫任意數據，則FLASH高4位地址切換為0110。這點與用FPGA進行選址的DM642開發板邏輯方式不同。因為管腳資源有限，又考慮信號完整性，再加上CPLD資源有限，所以數據線沒有引到CPLD，通過這個方式進行頁切換。
　　因為頁切換方式不同，所以FLASHBURN燒寫用到的.out文件中相關代碼要自己更改。另外超過虛擬頁512K大小的程序BOOT也要做相關的調整。

帳號		自動登錄	找回密碼
密碼			立即注冊

欧美极品高清xxxxhd,国产日产欧美最新,无码AV国产东京热AV无码,国产精品人与动性XXX,国产传媒亚洲综合一区二区,四库影院永久国产精品,毛片免费免费高清视频,福利所导航夜趣136

JD642 CPLD邏輯示意圖