set_false_paths

ID:104287 · 發表于 2016-1-31 03:47

最近做了一點FPGA方面的工作，在用QuartusII對代碼進行綜合時四處查找資料，總算是對FALSE PATH有了一點點的理解，總得來說，FALSE PATH就是我們在進行綜合分析時，不希望綜合工具進行分析的那些路徑。寫出來和大家一起討論。在QuartusII的一個培訓文檔里面解釋了什么時候要用到FALSE PATH： 1. 從邏輯上考慮，與電路正常工作不相關的那些路徑，比如測試邏輯，靜態或準靜態邏輯。 2. 從時序上考慮，我們在綜合時不需要分析的那些路徑，比如跨越異步時鐘域的路徑。下面舉例說明：先看圖1，MUX_1和MUX_2是兩個多路選擇器，MUX_1的使能端C接到時鐘clk，MUX_2的使能端C接到clk的反。于是可以發現MUX_1的S1端口是不可能經過MUX_2的S1端口到達MUX_2的D端口的，同理MUX_1的S2端口是不可能經過MUX_2的S2端口到達MUX_2的D端口。于是我們就不希望綜合工具對這兩條路徑進行分析，就是說這兩條路徑就是我們所說的FALSE PATH： set_false_paths –through Mux_1/S1 –through Mux_2/S1 set_false_paths –through Mux_2/S2 –through Mux_2/S2

圖1

再看圖2，模塊test_logic表示一個測試邏輯，它并不真正實現我們電路的功能，只是為了測試電路功能。所以我們就不希望綜合工具對這這些路徑進行分析，就是說這些路徑就是我們所說的FALSE PATH：

圖2

圖3

最后我們看圖4，clk_100和clk_66仍然是兩個不同的時鐘域，這也是FALSE PATH： set_false_paths –from [get_clocks clk_100] –to [get_clocks clk_66] set_false_paths –from [get_clocks clk_66] –to [get_clocks clk_100] 實際上，這兩條FALSE PATH可以用一條命令來代替： set_clock_groups –exclusive –group {clk_100} \ –group {clk_66} –group {clk_200} 這就涉及到set_clock_groups 命令了，我們以后再說。

圖4

帳號		自動登錄	找回密碼
密碼			立即注冊

欧美极品高清xxxxhd,国产日产欧美最新,无码AV国产东京热AV无码,国产精品人与动性XXX,国产传媒亚洲综合一区二区,四库影院永久国产精品,毛片免费免费高清视频,福利所导航夜趣136

set_false_paths