DMA原理詳解

ID:85681 · 發表于 2015-7-15 01:54

DMA原理：DMA(Direct Memory Access，直接內存存取) 是所有現代電腦的重要特色，它允許不同速度的硬件裝置來溝通，而不需要依于 CPU 的大量中斷負載。否則，CPU 需要從來源把每一片段的資料復制到暫存器，然后把它們再次寫回到新的地方。在這個時間中，CPU 對于其他的工作來說就無法使用。

DMA 傳輸將數據從一個地址空間復制到另外一個地址空間。當CPU 初始化這個傳輸動作，傳輸動作本身是由 DMA 控制器來實行和完成。典型的例子就是移動一個外部內存的區塊到芯片內部更快的內存區。像是這樣的操作并沒有讓處理器工作拖延，反而可以被重新排程去處理其他的工作。DMA 傳輸對于高效能嵌入式系統算法和網絡是很重要的。
在實現DMA傳輸時，是由DMA控制器直接掌管總線，因此，存在著一個總線控制權轉移問題。即DMA傳輸前，CPU要把總線控制權交給DMA控制器，而在結束DMA傳輸后，DMA控制器應立即把總線控制權再交回給CPU。

<1>、一個完整的DMA傳輸過程必須經過下面的4個步驟：

1、DMA請求CPU對DMA控制器初始化，并向I/O接口發出操作命令，I/O接口提出DMA請求。
2、DMA響應DMA控制器對DMA請求判別優先級及屏蔽，向總線裁決邏輯提出總線請求。當CPU執行完當前總線周期即可釋放總線控制權。此時，總線裁決邏輯輸出總線應答，表示DMA已經響應，通過DMA控制器通知I/O接口開始DMA傳輸。
3、DMA傳輸DMA控制器獲得總線控制權后，CPU即刻掛起或只執行內部操作，由DMA控制器輸出讀寫命令，直接控制RAM與I/O接口進行DMA傳輸。
在DMA控制器的控制下，在存儲器和外部設備之間直接進行數據傳送，在傳送過程中不需要中央處理器的參與。開始時需提供要傳送的數據的起始位置和數據長度。
4、DMA結束當完成規定的成批數據傳送后，DMA控制器即釋放總線控制權，并向I/O接口發出結束信號。當I/O接口收到結束信號后，一方面停止I/O設備的工作，另一方面向CPU提出中斷請求，使CPU從不介入的狀態解脫，并執行一段檢查本次DMA傳輸操作正確性的代碼。最后，帶著本次操作結果及狀態繼續執行原來的程序。

由此可見，DMA傳輸方式無需CPU直接控制傳輸，也沒有中斷處理方式那樣保留現場和恢復現場的過程，通過硬件為RAM與I/O設備開辟一條直接傳送數據的通路，使CPU的效率大為提高。

<2>、DMA傳送方式
DMA技術的出現，使得外圍設備可以通過DMA控制器直接訪問內存，與此同時，CPU可以繼續執行程序．那么DMA控制器與CPU怎樣分時使用內存呢?通常采用以下三種方法：(1)停止CPU訪內存；(2)周期挪用；(3)DMA與CPU交替訪內存．

1.停止CPU訪問內存
當外圍設備要求傳送一批數據時，由DMA控制器發一個停止信號給CPU，要求CPU放棄對地址總線、數據總線和有關控制總線的使用權．DMA控制器獲得總線控制權以后，開始進行數據傳送．在一批數據傳送完畢后，DMA控制器通知CPU可以使用內存，并把總線控制權交還給CPU．圖(a)是這種傳送方式的時間圖．很顯然，在這種DMA傳送過程中，CPU基本處于不工作狀態或者說保持狀態．

優點: 控制簡單，它適用于數據傳輸率很高的設備進行成組傳送。
缺點: 在DMA控制器訪內階段，內存的效能沒有充分發揮，相當一部分內存工作周期是空閑的。這是因為，外圍設備傳送兩個數據之間的間隔一般總是大于內存存儲周期，即使高速I/O設備也是
如此。例如，軟盤讀出一個8位二進制數大約需要32us，而半導體內存的存儲周期小于0.5us，因
此許多空閑的存儲周期不能被CPU利用．

2.周期挪用：
當I/O設備沒有DMA請求時，CPU按程序要求訪問內存；一旦I/O設備有DMA請求，則由I/O設備挪用一個或幾個內存周期。
這種傳送方式的時間圖如下圖(b)：

?
I/O設備要求DMA傳送時可能遇到兩種情況：
(1)此時CPU不需要訪內，如CPU正在執行乘法指令。由于乘法指令執行時間較長，此時I/O訪內與CPU訪內沒有沖突，即I/O設備挪用一二個內存周期對CPU執行程序沒有任何影響。
(2)I/O設備要求訪內時CPU也要求訪內，這就產生了訪內沖突，在這種情況下I/O設備訪內優先，因為I/O訪內有時間要求，前一個I/O數據必須在下一個訪內請求到來之前存取完畢。顯然，在這種情況下I/O 設備挪用一二個內存周期，意味著CPU延緩了對指令的執行，或者更明確地說，在CPU執行訪內指令的過程中插入DMA請求，挪用了一二個內存周期。與停止CPU訪內的DMA方法比較，周期挪用的方法既實現了I/O傳送，又較好地發揮了內存和CPU的效率，是一種廣泛采用的方法。但是I/O設備每一次周期挪用都有申請總線控制權、建立線控制權和歸還總線控制權的過程，所以傳送一個字對內存來說要占用一個周期，但對DMA控制器來說一般要2—5個內存周期(視邏輯線路的延遲而定)。因此，周期挪用的方法適用于I/O設備讀寫周期大于內存存儲周期的情況。

3.DMA與CPU交替訪內
如果CPU的工作周期比內存存取周期長很多，此時采用交替訪內的方法可以使DMA傳送和CPU同時發揮最高的效率。
這種傳送方式的時間圖如下：

此圖是DMA與CPU交替訪內的詳細時間圖．假設CPU工作周期為1.2us，內存存取周期小于0.6us，那么一個CPU周期可分為C1和C2兩個分周期，其中C1專供DMA控制器訪內，C2專供CPU訪。

這種方式不需要總線使用權的申請、建立和歸還過程，總線使用權是通過C1和C2分時制的。CPU和DMA控制器各自有自己的訪內地址寄存器、數據寄存器和讀/寫信號等控制寄存器。在C1周期中，如果DMA控制器有訪內請求，可將地址、數據等信號送到總線上。在C2周期中，如CPU有訪內請求，同樣傳送地址、數據等信號。事實上，對于總線，這是用C1，C2控制的一個多路轉換器，這種總線控制權的轉移幾乎不需要什么時間，所以對DMA傳送來講效率是很高的。
這種傳送方式又稱為“透明的DMA”方式，其來由是這種DMA傳送對CPU來說，如同透明的玻璃一般，沒有任何感覺或影響。在透明的DMA方式下工作，CPU既不停止主程序的運行，也不進入等待狀態，是一種高效率的工作方式。當然，相應的硬件邏輯也就更加復雜。

帳號		自動登錄	找回密碼
密碼			立即注冊

欧美极品高清xxxxhd,国产日产欧美最新,无码AV国产东京热AV无码,国产精品人与动性XXX,国产传媒亚洲综合一区二区,四库影院永久国产精品,毛片免费免费高清视频,福利所导航夜趣136

DMA原理詳解