定義上：
“晶體元件的負載電容是指在電路中跨接晶體兩端的總的外界有效電容。是指晶振要正常震蕩所需要的電容。一般外接電容，是為了使晶振兩端的等效電容等于或接近負載電容。要求高的場合還要考慮ic輸入端的對地電容。應用時一般在給出負載電容值附近調整可以得到精確頻率。此電容的大小主要影響負載諧振頻率和等效負載諧振電阻。”
理論上上:
晶振的負載電容CI=[(Cd*Cg)/(Cd+Cg)]+Cic+△C式中Cd
Cg為分別接在晶振的兩個腳上和對地的電容,Cic（集成電路內部電容）+△C（PCB上電容)
當它的負載電容小于CI時，其振蕩頻率正向偏移；而當它的負載電容大于CI時，其振蕩頻率負向偏移。
調整方式上：
在輸出脈沖頻率產生偏移，且調整微調電容C1無效的情況下，可用頻率計測出其振蕩頻率，將其與標稱頻率32768Hz相比較。若測得頻率大于32768Hz，說明負載電容CL偏小。這時可采用圖3并聯一個附加電容CS，以產生所需的總負載電容CI，即CI=CL CS；若測得頻率小于32768Hz，說明負載電容CL偏大，可采用圖4串聯一個加電容CS，以產生所需的總負載電容CI，即1/CI=1/CL 1/CS。通過對輔助電容CS逐步調整，使振蕩頻率最終達到或逼近32768Hz。
設計考慮事項：
1.使晶振、外部電容器（如果有）與 IC之間的信號線盡可能保持最短。當非常低的電流通過IC晶振振蕩器時，如果線路太長，會使它對 EMC、ESD 與串擾產生非常敏感的影響。而且長線路還會給振蕩器增加寄生電容。
2.盡可能將其它時鐘線路與頻繁切換的信號線路布置在遠離晶振連接的位置。
3.當心晶振和地的走線
4.將晶振外殼接地
如果實際的負載電容配置不當,第一會引起線路參考頻率的誤差.另外如在發射接收電路上會使晶振的振蕩幅度下降(不在峰點),影響混頻信號的信號強度與信噪.當波形出現削峰,畸變時,可增加負載電阻調整(幾十K到幾百K).要穩定波形是并聯一個1M左右的反饋電阻.
|
