|
高速先生成員--姜杰 高速先生今年寫了不少AC耦合電容相關的文章，本來已經有點“審美疲勞”了，但是看到這個案例，還是忍不住再寫一篇—— 一方面，這個案例完美展示了反焊盤設計兩個基本因素的影響；另一方面，似乎有不少Layout工程師都有類似的困惑…… 話說那天早上剛上班，就有人急匆匆的找到高速先生，定睛一看，是近期仿真過的某單板的設計負責人小劉�？墒�，板子不是剛投出去嗎？看著小劉著急忙慌的樣子，高速先生有種不太好的預感。 小劉說他設計總結的時候，發現單板上的同一種高速信號的AC耦合電容反焊盤不一樣，心里有些沒底，需要高速先生幫忙確認。 困惑小劉的兩種反焊盤分別長這樣： 
右邊是我們常見的AC耦合電容反焊盤，簡簡單單的矩形。 左邊的反焊盤略復雜，但是稍有設計經驗的Layout工程師也能看出來，這里是兼容設計，也就是常說的“疊焊盤”。兼容設計需要同時保證多個鏈路的阻抗連續性，所以反焊盤根據器件的布局進行挖空。 器件布局都不一樣，反焊盤不一樣不是很正常嗎？ 
如果只是這個問題，高速先生當然不會寫這篇文章啦。小劉的問題顯然更有深度：除了大小，為啥這倆反焊盤的挖空層數也不一樣呢？板上常規設計AC耦合電容的矩形反焊盤，會比兼容設計的異形反焊盤的挖空層面多了一層？是不是哪里搞錯了？ 高速先生松了口氣，投出去的板子沒有問題，小劉的問題是個好問題。 之前的文章介紹過，我們可以把信號路徑上的AC耦合電容看作微帶線，一段又寬又厚的走線，根據傳輸線的阻抗理論，線寬越大，銅厚越厚，阻抗就越小。 
由于AC耦合電容處的阻抗通常比信號走線特征阻抗低，因此需要挖反焊盤來提高阻抗，反焊盤的大小，以及挖空層面的數量，是影響阻抗的兩個主要因素。 在回答小劉的問題之前，我們可以看看當前設計走線阻抗控100歐姆時，幾種布局方式AC耦合電容的阻抗情況。 常規布局的AC耦合電容（參考第四層GND平面）阻抗96.9歐姆： 
兼容設計中的一字布局AC耦合電容阻抗97.6歐姆： 
兼容設計中的常規布局AC耦合電容阻抗98歐姆： 
各種情況下的阻抗都能比較好的優化到97歐姆左右。 為了更清楚的說明問題，高速先生做了個仿真對比：常規設計的AC耦合電容矩形反焊盤比之前少挖空一層，參考L3層GND平面（與兼容設計的電容反焊盤挖空層數保持一致），阻抗瞬間由96.9歐姆跌落至93.1歐姆！ 
看到常規布局AC耦合電容反焊盤不同挖空層面的阻抗對比，小劉恍然大悟…… 問題來了： 本案例中AC耦合電容常規設計與兼容設計的反焊盤挖空層數不一樣的原因是什么？
| 
