本工程實(shí)現(xiàn)PCIE的8通道速率2.2GBps通信，并驗(yàn)證數(shù)據(jù)的正確性。
本工程里已經(jīng)把PCIE部分做成一個(gè)封裝的模塊，對(duì)外提供的是fifo_wr(數(shù)據(jù)發(fā)送fifo)接口和fufi_rd(數(shù)據(jù)接收的fifo接口)，用戶只要操作fifo接口，無需關(guān)心PCIE的內(nèi)部驅(qū)動(dòng)。為了便于讀者更加明白，可以深入了解PCIE，我們將會(huì)制作一個(gè)PCIE的連載系列。
今天，首先說一下自定義AXI4的IP核，至于AXI4和PCIE之間有什么聯(lián)系，敬請(qǐng)關(guān)注我們的連載系列文章。
在本篇文章中暫時(shí)先不講解AXI4協(xié)議，先來分享例化AXI4的自定義IP核詳細(xì)步驟。
一、 新建工程
為了節(jié)省篇幅，新建工程部分就不詳細(xì)講解，以下為我們新建好的工程：
二、 創(chuàng)建自定義IP 點(diǎn)擊"Tools"菜單下的"Create and Package New IP"，如下圖所示： 
按照指引，點(diǎn)擊"next"： 選擇AXI4的IP核： 輸入IP核的名稱： 創(chuàng)建和使用AXI4的IP核 三、 生成BD文件 創(chuàng)建AXI4完畢之后系統(tǒng)會(huì)自動(dòng)生成一個(gè)bd文件: 
四、 修改IP 
五、 修改需求 在修改IP核之后系統(tǒng)會(huì)自定的給我們打開另一個(gè)工程，我修改為我們自己的需求，打開的工程如下所示： 
修改自己的邏輯，添加自己的邏輯端口 
六、 封裝IP 七、 驗(yàn)證IP 
八、 編譯程 
九、 調(diào)用自定義IP 
以上就是我們自行定義IP和調(diào)用IP的全過程，對(duì)此操作有不懂的朋友可以在下方留言與我進(jìn)行交流，當(dāng)
| 
