1、設計利用數字集成電路（如74LS160、161、290、390、00，NE555等）和分立元器件設計一數字電子鐘。2、設計要求（1）基本要求①時間顯示：××時××分××秒（24小時制）；②計時精度：≤±60s/D（設計保證，可不測試）；③整點聲音提示：59m55s、56s、57s、58s、59s、60s（提示間隔0.3~0.5s）④時分調整；（2）發揮部分①計時精度：≤±10s/D（設計保證，可不測試）；②時間連續增減快速調整。
Multisim仿真原理圖如下（仿真工程文件可到本帖附件中下載）
51hei.gif (45.85 KB, 下載次數: 51)
下載附件
2022-4-23 03:43 上傳
51hei.gif (132.05 KB, 下載次數: 54)
下載附件
2022-4-23 03:44 上傳
51hei.gif (370.65 KB, 下載次數: 35)
下載附件
2022-4-23 03:45 上傳
51hei.png (8.12 KB, 下載次數: 52)
下載附件
2022-4-23 03:46 上傳
收集的上圖的幾個Multisim14仿真工程文件下載:
Multisim仿真如有錯誤請指教.7z
(1.73 MB, 下載次數: 37)
2022-4-23 03:49 上傳
點擊文件名下載附件
下載積分: 黑幣 -5
下面是文檔,當然為了防止有人照搬,刪除了圖片以及其他的一些內容,內容僅供參考,切勿照搬:
數字鐘是用數字集成電路構成，用數碼管顯示的一種現代化計數器。它一般由振蕩器、分頻器、計數器、譯碼器、顯示器、矯時電路等部分組成，這些都是數字電路中應用最廣的基本電路。振蕩器和分頻器構成組成標準秒信號發生器，不同進制的計數器、譯碼器和顯示器組成計時系統，通過校時校時校分電路實現對時、分的校準。數字鐘實際上是一個對標準頻率（1HZ）進行計數的計數電路。由于計數的起始時間不可能與標準時間（北京時間）一致，故需要在電路上加一個校時電路，同時標準的1HZ時間信號必須做到準確穩定。通常使用石英晶體振蕩器電路構成數字鐘。
1.設計內容及要求
1.1設計內容及要求
①可以顯示時、分、秒。
②具有校時功能，可以分別對時及分進行單獨校時，使其校正到標準時間。
③計時過程具有報時功能，當時間到達整點前10秒進行蜂鳴報時。
④鬧鐘功能：可按設定的時間報時。
2.系統原理及系統框圖2.1數字鐘的構成
⑴信號發生器
由函數信號發生器給數字鐘提供一個頻率2Hz?的信號，再進行分頻處理可保證數字鐘的走時準確及穩定。
⑵時間計數器電路
時間計數電路由秒個位和秒十位計數器、分個位和分十位計數器及時個位和時十位計數器電路構成。其中秒個位和秒十位計數器、分個位和分十位計數器為60進制計數器。而根據設計要求，時個位和時十位計數器為24進制計數器。
⑶譯碼驅動電路
譯碼驅動電路將計數器輸出的8421BCD碼轉換為數碼管需要的邏輯狀態，并且為保證數碼管正常工作提供足夠的工作電流。
⑷數碼管
數碼管通常有發光二極管（LED）數碼管和液晶（LCD）數碼管。本設計提供的為LED數碼管。
2.2工作原理
⑴函數信號發生器
產生矩形脈沖波作為時鐘信號，因為是數字鐘，所以應選擇的頻率為1HZ,但為校時高赫茲信號，特改為2HZ。方便校時并使用分頻器進行分頻修改部分電路實現與標準走時相同。
⑵時間計數單元
六片74LS390芯片構成計數電路,按時間進制從右到左構成從低位向高位的進位電路,并通過譯碼顯示。在六位LED 七段顯示上顯示對應的數值。
⑶校時電源電路
當重新接通電源或走時出現誤差時都需要對時間進行校正。通常,校正時間的方法是:首先截斷正常的計數通路,然后再進行人工出觸發計數或將頻率較高的方波信號加到需要校正的計數單元的輸入端,校正好后,再轉入正常計時狀態即可。
根據要求,數字鐘應具有分校正和時校正功能。因此,應截斷分個位和時個位的直接計數通路,并采用正常計時信號與校正信號可以隨時切換的電路接入其中。
表3-1 電路配件
555時基電路引腳圖
數字鐘實際上是一個對標準頻率（1HZ）進行計數的計數電路。由于計數的起始時間不可能與標準時間（如北京時間）一致，故需要在電路上加一個校時電路，同時標準的1HZ時間信號必須做到準確穩定。利用555產生2100Hz的時鐘信號，再利用四個74LS160串聯分頻，產生1Hz的時鐘信號供給系統使用
74LS74是一個D觸發器，觸發器具有兩個穩定狀態，即"0"和"1"，在一定的外界信號作用下，可以從一個穩定狀態翻轉到另一個穩定狀態。分頻用同一個時鐘信號通過一定的電路結構轉變成不同頻率的時鐘信號。而二分頻就是通過有分頻作用的電路結構，在時鐘每觸發2個周期時，電路輸出1個周期信號。
（2）74LS390
74ls390是LSTTL型雙四位十進制計數器。A和B觸發器都有獨立的時鐘，可以構成兩個2分頻和兩個5分頻計數器每個計數器都有直接清除有效提高系統密度緩沖輸出減小集電極轉換的可能性。這種雙單片電路有八個主從觸發器和附加門，以構成兩個獨立的4位計數器，可以實現等于2分頻、5分頻乃至100分頻的任何累加倍數的周期長度。當連成二—五進制計數器時，可以用獨立的2分頻電路在最后輸出級形成對稱波形（矩形波）。每個計數器又有一個清除輸入和一個時鐘輸入。由于每個計數級都有并行輸出，所以系統定時信號可以獲得輸入計數頻率的任何因子。
（3）CD4511
CD4511 是一片 CMOS BCD—鎖存/7 段譯碼/驅動器，用于驅動共陰極LED （數碼管）顯示器的 BCD 碼-七段碼譯碼器。具有BCD轉換、消隱和鎖存控制、七段譯碼及驅動功能的CMOS電路能提供較大的拉電流。可直接驅動共陰LED數碼管。其中a b c d 為BCD 碼輸入，a為最低位。LT為燈測試端，加高電平時，顯示器正常顯示，加低電平時，顯示器一直顯示數碼“8”，各筆段都被點亮，以檢查顯示器是否有故障。BI為消隱功能端，低電平時使所有筆段均消隱，正常顯示時， B1端應加高電平。另外 CD4511有拒絕偽碼的特點，當輸入數據越過十進制數9(1001)時，顯示字形也自行消隱。LE是鎖存控制端，高電平時鎖存，低電平時傳輸數據。a～g是 7 段輸出，可驅動共陰LED數碼管。所謂共陰 LED 數碼管是指 7 段 LED 的陰極是連在一起的，在應用中應接地。
（4）撥碼開關
撥碼開關（也叫DIP開關，撥動開關，超頻開關，地址開關，撥拉開關，數碼開關，指撥開關）是一款用來操作控制的地址開關，采用的是0/1的二進制編碼原理。每一個鍵對應的背面上下各有兩個引腳，撥至ON一側，這下面兩個引腳接通；反之則斷開。這四個鍵是獨立的，相互沒有關聯。此類元件多用于二進制編碼。
（5）數碼管
數碼管，也稱作輝光管，是一種可以顯示數字和其他信息的電子設備。玻璃管中包括一個金屬絲網制成的陽極和多個陰極。大部分數碼管陰極的形狀為數字。管中充以低壓氣體，通常大部分為氖加上一些汞和/或氬。給某一個陰極充電，數碼管就會發出顏色光，視乎管內的氣體而定，一般都是橙色或綠色。led數碼管（LED Segment Displays）是由多個發光二極管封裝在一起組成“8”字型的器件，引線已在內部連接完成，只需引出它們的各個筆劃，公共電極。led數碼管常用段數一般為7段有的另加一個小數點，還有一種是類似于3位“+1”型。位數有半位，1，2，3，4，5，6，8，10位等等，led數碼管根據LED的接法不同分為共陰和共陽兩類。靜態驅動也稱直流驅動。
（6）74ls160芯片
74LS160功能簡介： CLK是脈沖輸入端；RCO是進位信號輸出端；ENP和ENT是計數器工作狀態端；CLR是異步清零端；LOAD是置數端；VCC接正電源，GND接地；A～D是數據輸入端，QA～QD是計數器狀態輸出端。電源電壓5V，輸入電壓5V。其狀態表下所示：
3.2工作原理
函數信號發生器發出2HZ信號經過74LS74構成的分頻器電路提供1HZ信號，該信號經過門電路與74LS390構成的計數器電路產生8421BCD碼再經過譯碼器交由數碼管顯示。校時電路則采用2HZ信號通過74LS00與74LS51與非門將信號傳入74LS390控制端實現快速校時。鬧鐘電路則通過撥碼開關與門電路將定時時間傳入計數器中并通過產生一分鐘高電平驅動二極管發光。將計數器產生5、9、5信號與門電路結合驅動控制三極管開關從而實現蜂鳴器報時。
1.設計時鐘脈沖發生器石英晶體振蕩器的特點是振蕩頻率準確、電路結構簡單、頻率易調整。它還具有壓電效應，在晶體某一方向加一電場，則在與此垂直的方向產生機械振動，有了機械振動，就會在相應的垂直面上產生電場，從而機械振動和電場互為因果，這種循環過程一直持續到晶體的機械強度限止時，才達到最后穩定。這用壓電諧振的頻率即為晶體振蕩器的固有頻率。一般來說，振蕩器的頻率越高，計時精度越高，但耗電量將增大。如果精度要求不高也可以采用由集成電路定時器555與RC組成的多諧振蕩器。根據理論知識運用，運用CB555定時器與電阻電容組合設計
多諧振蕩器的振蕩器的周期為1秒，即周期T=1
（1）秒計數器的設計秒脈沖信號經過6級計數器，分別得到“秒”個位、十位，“分”個位、十位以及“時”個位、十位的計時。“秒”、“分”計數器為60進制，小時為24進制。60進制計數器數字鐘的“分”和“秒”計數器均為模60的計數器，它們的個位都是十進制計數器，而十位則是六進制計數器，要想實現計數功能，可以選用74LS90芯片級聯組成模數為60的計數器，也可以用4518雙重BCD加法計數器芯片，采用反饋歸零法實現秒60進制，還可以用74LS160十進制芯片來實現。若選用74LS90級聯的話，只要一級出現問題，則整個計數功能模塊都會受到影響，從而使計數出現問題。所以，綜合考慮，選用74LS160十進制芯片，它不僅造價便宜，使用普遍，而且使用方便。
（2）分計數器的設計同樣通過整體置數法運用兩片74LS160、與非門和兩片顯示譯碼器連接成60進制的計數器作為分的計數電路。兩個芯片的復位端CLR和分個位芯片的工作狀態控制端ENP、ENT接高電平，分十位芯片的工作狀態控制端ENP、ENT接分個位芯片的進位輸出端。分個位計數單元為10進制計數器，無需進制轉換，當QDQCQBQA變成1001時，通過與非門把它接回到置數端，計數器的輸入置為0000，使計數器又從0000開始，如此重復。
分十位計數單元為6進制，當QDQCQBQA變成0101時，通過與非門把它接回置數端，計數器的輸入置為0000，計數器又從0000開始，如此重復，十位和個位合起來就是60進制。同時兩個分計數芯片的脈沖輸入端接秒計數器的進位輸出端，當各個芯片開始工作時，秒計數器的進位輸出端給分計數器的兩片分計數芯片的輸入高電平脈沖，使分計數器開始計數，當分計數器的輸出為59狀態時使兩個芯片的置數端工作，進行置數，同時分十位上的進位信號傳輸給“時”個位的計數單元。
3）時計數器的設計時計數單元為24進制計數器，其輸出為8421BCD碼。同樣采用十進制計數器74160N來實現時間計數單元的計數功能。數字鐘的“時”計數器為模24的計數器，它的個位是四進制計數器，而十位則是二進制計數器，其計數規律為：即當數字時鐘運行到“23時59分59秒”時計數器再加一個秒脈沖時數字鐘自動運行到“00時00分00秒”，實現日常生活的24小時計數制。計數功能的原理，由振蕩器給秒個位每秒送一個脈沖，當個位由0循環到9時，個位向十位送一個脈沖，這樣依次的，就可以完成計數的功能。
振蕩器
石英晶體振蕩器的特點是振蕩頻率準確、電路結構簡單、頻率易調整。它還具有壓電效應，在晶體某一方向加一電場，則在與此垂直的方向產生機械振動，有了機械振動，就會在相應的垂直面上產生電場，從而機械振動和電場互為因果，這種循環過程一直持續到晶體的機械強度限止時，才達到最后穩定。這用壓電諧振的頻率即為晶體振蕩器的固有頻率。一般來說，振蕩器的頻率越高，計時精度越高，但耗電量將增大。如果精度要求不高也可以采用由集成電路定時器555與RC組成的多諧振蕩器。如圖3-4-1所示。設振蕩頻率f=1KHz，R為可調電阻，微調R1可以調出1KHz輸出。
分頻器
由于振蕩的頻率很高，要得到秒脈沖，需要分屏電路。本實驗由集成電路定時器555與RC組成的多諧振蕩器，產生1KHz的脈沖信號。故采用3片中規模集成電路計數器74LS60來實現，得到需要的秒脈沖信號。
4.單元電路設計4.1時鐘電路
數字鐘實際上是一個對標準頻率（1HZ）進行計數的計數電路。由于計數的起始時間不可能與標準時間（如北京時間）一致，故需要在電路上加一個校時電路，同時標準的1HZ時間信號必須做到準確穩定。利用函數信號發生器產生2Hz的時鐘信號，再利用74LS47構成分頻電路分頻，產生1Hz的時鐘信號供給系統使用，如圖4-1。
圖4-1 脈沖信號電路
4.2報時電路
報時電路設計如圖4-2，原理說明：利用蜂鳴器、與非門及開關實現，當“分”計數電路為59時，四與門會產生一個高平進位信號，當秒計數電路十位為5時經過二與門輸出高電平，兩路信號再經過與門為高電平，再經過非門變為高電平，秒個位輸出為0到9時信號上路高電平經過三與門成為高電平，從而使蜂鳴器發出響聲。
圖4-2報時電路
整點報時電路設計見下圖，原理說明：利用蜂鳴器、與非門及開關實現，當“分”計數電路為 59 時，四與非門會產生一個低平進位信號，當“秒”計數電路為 60 時經過二與非門變成低電平，兩路信號再經過或門為低電平，再經過非門變為高電平，“秒”個位輸出為0時信號到達74LS11D和上路高電平經過三與門成為高電平，從而使蜂鳴器發出響聲。
4.3按鍵調時電路
電路下方的點動開關為校時按鍵“時”、“分”校時按鍵為加計數，按下按鍵不動會有時鐘脈沖到達74LS160的時鐘計數端，數碼管顯示數值增加，起到校時功能
“秒”開關為“秒”的清零復位開關，按下按鍵會有時鐘脈沖到達74LS160的時鐘復位端，數碼管顯示數值清零。
4.4計數器電路與鬧鐘
時間計數電路由六個計數器組成，他們分別是：“秒”個位、“秒”十位計數器、“分”個位、“分”十位計數器及“時”個位、“時”十位計數器電路。其中“秒”個位、“分”個位和“時”個位計數器采用的是10進制計數器、“秒”十位和“分”十位計數器為6進制計數器，“時”十位計數器可以采用3進制計數器。這樣六個計數器就安排好了。在時個位計數器計數時，當時十位計數器為2時，個位計數器為4進制計數器。（即時鐘為23后，下一個狀態為00）“秒”計數電路和“分”計數電路設計見下圖，原理說明：利用74LS390和與非門分別構成0-5循環計數器和0-9循環計數器，如圖4-3-1。
圖4-3-1 計數器電路
時間計數電路由六個計數器組成，他們分別是：“秒”個位、“秒”十位計數器、“分”個位、“分”十位計數器及“時”個位、“時”十位計數器電路。其中“秒”個位、“分”個位和“時”個位計數器采用的是10進制計數器、“秒”十位和“分”十位計數器為6進制計數器，“時”十位計數器可以采用3進制計數器。這樣六個計數器就安排好了。在時個位計數器計數時，當時十位計數器為2 時，個位計數器為4進制計數器。（即時鐘為23后，下一個狀態為00）“秒”計數電路和“分”計數電路設計，原理說明：利用十六進制的74LS160和與非門分別構成0-5循環計數器和0-9循環計數器。
鬧鐘的實現由4位撥碼開關采用8421BCD碼確定定時時間，四個撥碼開關分別對應時鐘小時的十位、個位，分鐘的十位、個位。撥碼開關與門電路結合在定時點提供一分鐘的高電平提示定時，如圖4-3-2。
圖4-3-2 鬧鐘電路
4.5校時電路
電路下方的點動開關為校時按鍵“時”、“分”校時按鍵為加計數，按下按鍵不動，會有2HZ時鐘脈沖經過74LS51到達74LS390的時鐘計數端，數碼管顯示數值增加，起到校時功能如圖4-4。
電路下方的點動開關為校時按鍵“時”、“分”校時按鍵為加計數，按下按鍵不動會有時鐘脈沖到達74LS160的時鐘計數端，數碼管顯示數值增加，起到校時功能
“秒”開關為“秒”的清零復位開關，按下按鍵會有時鐘脈沖到達74LS160的時鐘復位端，數碼管顯示數值清零。
圖4-4校時電路
校時功能的實現
當重新接通電源或走時出現誤差時都需要對時間進行校正.通常,校正時間的方法是:首先截斷正常的計數通路,然后再進行人工出觸發計數或將頻率較高的方波信號加到需要校正的計數單元的輸入端,校正好后,再轉入正常計時狀態即可.
根據要求,數字鐘應具有分校正功能,因此,應截斷分個位的直接計數通路,并采用正常計時信號與校正信號可以隨時切換的電路接入其中.
在實驗實現過程中使用的是通過開關（普通開關）來實現高低電平的切換，手動賦予需要的高低電平來實現脈沖的供給，將脈沖提供到所需要的輸入（CLK）端口，實現校時，仿真過程中能夠正常校時并且在校時的時候達到了預定的效果；而在我們進入實際電路連接的時候，利用開關（手控導線點觸實現）來實現校時再不像仿真那樣的精確了，原因分析是由于使用的是普通的開關同時利用的是手動的對CLK端口賦予脈沖信號，在實現手動生成脈沖信號的過程中產生了擾動，即相當于產生了多個的脈沖信號對需要的數碼管進行校時，如此，并沒有達到仿真的精確效果，但是在實驗中通過改進電路的校時方式，不是用手觸開關產生脈沖信號（如若需用手觸則需要使用一個鎖存器實現去抖動，才能夠在脈沖生成時候不產生干擾的脈沖，實現正常的校時），而是使用信號發生器實現信號的提供，對需要校時的數碼管在相對應的CLK端口提供脈沖信號實現校時，利用此方式實現校時則比手觸開關方式效果要好。
5.仿真結果及分析
5.1預計實現仿真結果
5.3分析
校時電路能夠準確實現校正，分頻電路能夠實現，計數電路能夠實現準確計數，鬧鐘功能由于成本問題未能實現，各項功能均能實現。在設計初期，我們以完善設計為主，建立和收集了許多設計方案與實驗知識，并通過仿真與軟件進行了大刀闊斧的設計制作，并在理論上完美實現了該有的設計思路的同時掌握了數字電子鐘的技術要求，但實際上在面臨實際應用時由于多方原因，在時間安排，技術提升上出現了諸多問題，使得我們在實物交付階段走入了死胡同，并面臨了思路流產，因此不得不面對現實，將設計理念與現實交接，拿出新的設計思路，因此不得不忍痛放棄經營許久的舊方案，最終僅僅實現了時鐘的基本功能，這樣的局面與我們犯下的錯誤有很大關系，與我們的經驗不足也有很大關系。但不得不說這是一次很不錯的設計經歷，為以后的我們留出了很大提升空間，我相信我們將來會做的更好。實驗最終實現了校時，在芯片選用以及電路制作上沒有問題，計時精度、計數電路可以保證準確，整點報時僅僅實現了部分，原計劃的鬧鐘功能未能實現，但是有實現的工藝技術，整體實驗就學習來說是成功的，但如果用標準來看尚有進步空間。
5.4 最終成品仿真圖
圖6-2 最終成品仿真總圖
6.硬件調試
在本設計中，為了設計的順利進行，在焊接的時候進行了部分調試，由于電路過于復雜，我們根據電路的工作原理進行分步調試，保證電路各項功能順利實現。電路調試總圖如圖6-1。我們的多功能數字電子鐘在設計完成并仿真成功后，開始著手焊接實際電路。實際電路焊接時，我們按功能模塊來依次焊接各個部分。最先焊接好的是顯示模塊。（包括七片七段顯示譯碼器和七片與之對應的74LS48芯片。）顯示模塊焊接好后，我們先通過分別給每一片74LS48的四個輸入端不同的電平來獨立地測試顯示模塊的功能。（74LS系列芯片的管腳懸空為高電平，所以只需要把電平為零的輸入端接地即可。）但給定輸入端電平后，顯示譯碼器并沒有顯示任何字形。仔細觀察后發現，原來顯示譯碼器上是顯示出了數字，但由于顯示的亮度太小，導致在正常日光下不易被觀察到。對比其他人的口袋實驗板的顯示模塊，我們發現，原來我們所使用的七段顯示譯碼器的型號和他們的有所不同，我們這種型號的顯示譯碼器所需要的驅動電流較大，所以在電流達不到要求時只會顯示微弱的光。在更換為驅動電流較小的顯示譯碼器后，顯示模塊可以正常地工作。校準模塊包括星期校準、時校準和分校準三個部分。在焊接完成進行測試時發現，只有分校準部分具有正常的校準功能，（即按下校準點動開關會持續校準，松開校準停止。單次按下開關為無效校準，）星期校準和時校準在按下點動開關時，都無法進行連續校準，只可以進行無效的單次按下開關操作。分析電路圖后發現，按下開關進行連續校準的功能是通過將一個基本RS鎖存器的輸出端與時鐘信號一同送進與門后實現的。而時校準部分和星期校準部分都用到了74LS51芯片的雙三輸入與或非門，于是對這部分電路的各個節點的電壓進行測量。通過測量發現，無論基本RS鎖存器的輸出端是高電平還是低電平，時鐘信號和它相與的結果都是時鐘信號本身，并且考慮到部分芯片（包括74LS51）是從網上購置的，質量有可能得不到保，所以這兩個校準部分有問題極有可能是74LS51芯片本身的問題。將這兩片芯片用實驗室的74LS51替換后，時校準和星期校準模塊回復正常，證明之前的推斷是正確的。
圖6-3 調試電路總圖
電路的仿真調試
連好仿真電路圖后，打開仿真開關，進行仿真。由于軟件仿真很慢，要等很久數碼管才會跳“1”。故用信號發生器，設置較高的頻率并使其產生方波，如下圖所示。從而能夠更快的驗證仿真結果，1．將電路VCC總線接5V電源，GND總線接地，觀察數碼管是否全亮。2. 時校、分校、秒校開關都往上撥，這時，電路產生的連續 1HZ脈沖將接入秒個位時鐘端，觀察各個數碼管顯示是否連續正確跳變，即秒個位跳變速度是否為1HZ，各個數碼管的進位是否常。在測跳變速度是否為1HZ時，可以將電路產生的連續1HZ脈沖與標準1HZ脈沖共同接到兩個發光二極管上，觀察兩發光二極管是否同步變化。3. 撥動開關，分別對秒、分、時進行校時，撥動校時開關，觀察校時是否正常。4. 用校時開關將時間調至23：59：00，接入1HZ脈沖，如果一分鐘后時間變成00:00:00，則說明功能正常。
J1為仿真脈沖切換開關，J2為時鐘仿真暫停開關。
7.總結
通過這次數字時鐘的設計，不僅加深了我對這門課的了解，同時也深知模電與數電的重要性，而且讓我對Multisim仿真軟件有了初步的了解和認識。使用Multisim仿真軟件，可以讓我們在虛擬的環境中實行實驗,不需要真實電路環境的介入，不必顧及儀器設備的短缺與時間環境的限制，能夠極大提高實驗效率。
這是一次綜合性很強的實驗，從最初的模型規劃，到具體功能的實現，再到電路的連接，直至最后的電路調試，每一個環節都讓我加深了對實際問題的思考，同時也讓我動手能力有了很大的提高。
在此次的數字鐘設計過程中，更進一步地熟悉了芯片的結構及掌握了各芯片的工作原理和其具體的使用方法。也鍛煉了自己獨立思考問題的能力和通過查看相關資料來解決問題的習慣。雖然這只是一次簡單的設計，但通過這次設計我們了解了設計的一般步驟，和設計中應注意的問題。設計本身并不是有很重要的意義，而是其他人對待問題時的態度和處理事情的能力。至于設計的成績無須看的太過于重要，而是設計的過程，設計的思想和設計電路中的每一個環節，電路中各個部分的功能是如何實現的。各個芯片能夠完成什么樣的功能，使用芯片時應該注意那些要點。同一個電路可以用那些芯片實現，各個芯片實現同一個功能的區別。在這次設計過程中，我也對word 、截圖等軟件有了更進一步的了解，這使我在以后的學習中更加得心應手。
首先，本次實驗均能按照實驗設計要求的各項功能完成，包括秒脈沖電路，時鐘顯示，校時電路，整點報時電路，以及鬧鐘電路。完成的電路可以做到顯示２４進制小時，六十進制分鐘和六十進制秒鐘。并能夠在時間顯示不準確的時候進行校時。有整點報時功能，并且在晚上２３點到第二天的五點報時關閉。此外還有任意時刻的鬧鐘功能。
其次，在設計過程當中，在選擇芯片上面，我們同組的人會產生一些分歧，比如在選擇六十進制和十進制的計數器中，我們選擇用74SL160，而他們想選擇使用74SL290，盡管不同但經過大家的調試最后決定使用74SL160。
還有，任意時刻鬧鐘電路是最后做的一個環節，因為覺得電路連接有些復雜，當此部分接入主電路時，使整體顯得較為凌亂，第一次給師傅看過后，給出了指導意見，回去后在師傅的指點下又改正和完善了電路圖，明顯的簡化了電路結構，看來做什么都應該多思考，盡量化繁為簡。
這次最大的收獲就是學會了系統地去解決一個實際問題，學會了巧妙運用模塊化的思想。在整個電路設計與實現中，最成功的地方就是有條理地將功能細化，分成一個一個小的功能來實現。每做好一個小功能實現的電路，就將其集成為一塊具有此功能的芯片，這樣，在之后的電路連接中就只要將這塊芯片接入即可，最后就這樣一級一級地將電路集成，最后生成的電子鐘電路就只是一塊芯片，只要加一些其他外部控制開關與顯示電路就能實現此多功能電子鐘的各功能。
雖然這只是一次設計，但通過這次設計我們了解了設計的一般步驟、方法和設計中應注意的些問題。我覺得這次設計是很有重要意義的，它鍛煉了我對待問題時的態度和處理事情的能力，了解了各個芯片能夠完成什么樣的功能，使用芯片時應該注意那些要點，同一個電路可以用那些芯片實現，各個芯片實現同個功能的區別。
8 .體會
經過此次實驗設計，我受益匪淺。在了解并掌握數字時鐘的原理后開始著手設計，通過翻閱工具書了解到一些設計理念，并運用仿真軟件對電路進行仿真。期間發現許多問題，經過反復改正電路中的錯誤，不斷地仿真，終于將本次設計做完了。在本次設計過程中，不僅提高了自己對問題的分析能力而且增強了自己獨立思考的能力。通過和大家的交流，發現到自己的不足并及時加以改正。
學貴以致用，通過幾天的數字鐘設計過程，將從書本上學到的知識應用于實踐，學會了初步的電子電路仿真設計,雖然過程中遇到了一些困難，但是在解決這些問題的過程無疑也是對自己自身專業素質的一種提高。當最終調試成功的時候也是對自己的一種肯定。在當前金融危機大的社會背景下，能夠增加自身砝碼的不僅僅是一紙文憑證書，更為重要的是是否能夠適應社會大潮流的需要，契合企業的要求即又較硬的動手操作及設計能力。此次的設計作業不僅增強了自己在專業設計方面的信心，鼓舞了自己，更是一次興趣的培養，為自己以后的學習方向的明確了重點。
另外在這次實驗中我們遇到了不少的問題針對不同的問題我們采取不同的解決方法，最終一一解決設計中遇到的問題。還有在實驗設計中我們曾遇到多塊芯片以及數碼管損壞的情況造成了數字鐘的顯示沒有達到預期的效果，或是根本不顯示，通過錯誤排除最終確認是元件問題，并向師傅咨詢跟換元件最終的到解決。在我們曾經遇到不懂的問題時，利用網上的資源，搜索查找得到需要的信息。懂得了理論和實踐相結合的必要性以及團隊合作的重要性。由于長期的理論知識的學習使得自己在實踐方面有所欠缺，因此在以后的學習中,我不僅要把理論知識掌握牢固,更要提高自己的動手能力、創新能力以及培養團隊合作的意識。
不斷地改正錯誤，學習細微之處的知識，使我收獲頗多。
|
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
淘帖
頂
踩
