上拉電阻和下拉電阻求詳解,意義何在？

ID:447549 · 發(fā)表于 2019-11-9 16:45

請問上拉電阻和下拉電阻有什么用？？？意義何在？？？求詳解

ID:401564 · 發(fā)表于 2019-11-9 16:50

高電平是1，低電平是0
一個(gè)沒有加上拉的端口有可能是1，也有可能是0
加了上拉，就等于是把這個(gè)端口確定為
反之。。。。。。。

ID:97554 · 發(fā)表于 2019-11-9 17:07

https://www.cnblogs.com/sunshine-jackie/p/8413901.html

ID:235200 · 發(fā)表于 2019-11-9 17:43

確保端口電平是可靠的高電平和可靠的低電平

ID:638764 · 發(fā)表于 2019-11-9 18:36

上拉電阻就是，IO口沒啥動(dòng)作的時(shí)候，這個(gè)腳默認(rèn)為高電平。只有IO口主動(dòng)低，這個(gè)腳才會變成低，此時(shí)電流會從電源往IO口中灌。下拉同理，只是下拉時(shí)電流會從IO口往外流，對MCU壓力更大

ID:213173 · 發(fā)表于 2019-11-9 20:37

ID:420030 · 發(fā)表于 2019-11-10 16:45

所謂上，就是指高電平；所謂下，是指低電平。上拉，就是通過一個(gè)電阻將信號接電源，一般用于時(shí)鐘信號數(shù)據(jù)信號等。下拉，就是通過一個(gè)電阻將信號接地，一般用于保護(hù)信號。
這是根據(jù)電路需要設(shè)計(jì)的，主要目的是為了防止干擾，增加電路的穩(wěn)定性。
假如沒有上拉，時(shí)鐘和數(shù)據(jù)信號容易出錯(cuò)，畢竟，CPU的功率有限，帶很多BUS線的時(shí)候，提供高電平信號有些吃力。而一旦這些信號被負(fù)載或者干擾拉下到某個(gè)電壓下，CPU無法正確地接收信息和發(fā)出指令，只能不斷地復(fù)位重啟。
假如沒有下拉，保護(hù)電路極易受到外界干擾，使CPU誤以為被保護(hù)對象出問題而采取保護(hù)動(dòng)作，導(dǎo)致誤保護(hù)。

ID:546335 · 發(fā)表于 2019-11-14 15:49

上拉就是把不確定的信號通過一個(gè)電阻鉗為在高電平，下拉電阻原理一樣

帳號		自動(dòng)登錄	找回密碼
密碼			立即注冊

欧美极品高清xxxxhd,国产日产欧美最新,无码AV国产东京热AV无码,国产精品人与动性XXX,国产传媒亚洲综合一区二区,四库影院永久国产精品,毛片免费免费高清视频,福利所导航夜趣136

上拉電阻和下拉電阻求詳解,意義何在？

評分

欧美极品高清xxxxhd,国产日产欧美最新,无码AV国产东京热AV无码,国产精品人与动性XXX,国产传媒亚洲综合一区二区,四库影院永久国产精品,毛片免费免费高清视频,福利所导航夜趣136

上拉電阻和下拉電阻求詳解,意義何在？

評分

上拉電阻和下拉電阻求詳解,意義何在？