FPGA SDRAM讀寫操作

ID:240399 · 發(fā)表于 2018-12-24 11:11

SDRAM read and write

2.1.1 SDRAM 的控制時序
SDRAM 需要正確的上電邏輯和模式設(shè)置來進(jìn)入期望的工作模式。訪問特定的邏輯單元必須先激活相應(yīng)的存儲塊，并鎖定對應(yīng)的行列地址。另外，必須有定時的刷新邏輯保持?jǐn)?shù)據(jù)不丟失，SDRAM 有多種操作模式，由引腳 CS＃、RAS＃、CAS＃、WE＃和地址信號的不同狀態(tài)來決定，SDRAM控制器必須為 SDRAM 提供滿足時序要求的這些控制信號，以準(zhǔn)確地控制 SDRAM的各種不同操作。

2.1.2 SDRAM 初始化和模式設(shè)置
SDRAM 的所有電源引腳必須同時加電，并且所有輸入和電源引腳上電電壓不得超過標(biāo)稱值 0.3V。加電完成后應(yīng)等待 100us 之后再對所有 BANK 進(jìn)行預(yù)充電，等待期間要求 CKE 保持高電平。預(yù)充電之后要執(zhí)行兩個自動刷新命令，之后發(fā)出模式設(shè)置命令以初始化模式寄存器。由于在上電后模式寄存器的狀態(tài)是不確定的，所以在進(jìn)行 SDRAM操作之前一定要先設(shè)置模式寄存器。模式設(shè)置命令使用地址線 A10~A0 作為模式數(shù)據(jù)輸入線。其中 A2~A0 作為 Burst 長度，A3 為 Burst 類型，A6~A4 為 CAS 延遲。A8~A7 為操作模式，A9 為寫 Burst 模式。模式寄存器的設(shè)置值必須與器件的延遲參數(shù)以及讀寫操作的控制時序一致。模式寄存器的設(shè)置值如下表所示。

ID:472634 · 發(fā)表于 2019-2-15 12:47

謝謝分享

帳號		自動登錄	找回密碼
密碼			立即注冊

	板凳無效樓層，該帖已經(jīng)被刪除

	地板無效樓層，該帖已經(jīng)被刪除

欧美极品高清xxxxhd,国产日产欧美最新,无码AV国产东京热AV无码,国产精品人与动性XXX,国产传媒亚洲综合一区二区,四库影院永久国产精品,毛片免费免费高清视频,福利所导航夜趣136

FPGA SDRAM讀寫操作