|
Verilog 教程講稿
講課的主要內(nèi)容
復(fù)雜數(shù)字系統(tǒng)與信號處理的關(guān)系
為什么要研究復(fù)雜的數(shù)字邏輯系統(tǒng)
設(shè)計數(shù)字系統(tǒng)的基本方法
設(shè)計復(fù)雜數(shù)字系統(tǒng)的工具和手段
數(shù)字系統(tǒng)的基本結(jié)構(gòu)
Verilog 語言的特點(diǎn)和基本語法
Verilog模塊和電路結(jié)構(gòu)的關(guān)系
兩種不同的Verilog模塊
可綜合模塊的風(fēng)格
測試用模塊的編寫要點(diǎn)
語法要點(diǎn)
設(shè)計示例分析
0.png (61.63 KB, 下載次數(shù): 103)
下載附件
2018-8-9 01:31 上傳
0.png (111.81 KB, 下載次數(shù): 82)
下載附件
2018-8-9 01:31 上傳
怎樣設(shè)計如此復(fù)雜的系統(tǒng)?
現(xiàn)代的設(shè)計方法(續(xù)前):
- 選用合適的基本邏輯元件庫和宏庫
- 租用或購買必要的IP核;
- 選用合適的綜合器;
- 進(jìn)行綜合得到門級電路結(jié)構(gòu);
- 布局布線,得到時延文件;
- 后仿真;
- 定型, FPGA編碼或ASIC投片
0.png (40.34 KB, 下載次數(shù): 93)
下載附件
2018-8-9 01:32 上傳
0.png (28.12 KB, 下載次數(shù): 83)
下載附件
2018-8-9 01:32 上傳
0.png (27.48 KB, 下載次數(shù): 85)
下載附件
2018-8-9 01:32 上傳
0.png (72.13 KB, 下載次數(shù): 93)
下載附件
2018-8-9 01:32 上傳
0.png (54.98 KB, 下載次數(shù): 77)
下載附件
2018-8-9 01:32 上傳
0.png (36.57 KB, 下載次數(shù): 86)
下載附件
2018-8-9 01:33 上傳
完整的ppt格式文檔51黑下載地址(共100頁):
Verilog教程2004.rar
(76.59 KB, 下載次數(shù): 42)
2018-8-8 16:16 上傳
點(diǎn)擊文件名下載附件
下載積分: 黑幣 -5
|
|