•          實驗目的
  

•          實驗器材
  

•          實驗內容和要求
  

•          實驗報告
  

•     寫出實驗內容和步驟。
•     對實驗結果進行分析、討論。
  

其中 A2 、A1 、A0 為地址輸入端，～為譯碼輸出端，S1、、為使能端。

當S1＝1，＋＝0時，器件使能，地址碼所指定的輸出端有信號（為0）輸出，其它所有輸出端均無信號（全為1）輸出。當S1＝0，＋ ＝X時，或 S1＝X，＋＝1時，譯碼器被禁止，所有輸出同時為1。

    將實驗裝置上的四組撥碼開關的輸出Ai、Bi、Ci、Di分別接至4組顯示譯碼／驅動器CC4511的對應輸入口，LE、、接至三個邏輯開關的輸出插口，接上+5V顯示器的電源，然后按功能表6－2輸入的要求撳動四個數碼的增減鍵（“＋”與“－”鍵）和操作與LE、 、對應的三個邏輯開關，觀測撥碼盤上的四位數與LED數碼管顯示的對應數字是否一致，及譯碼顯示是否正常。

    將譯碼器使能端S1、、及地址端A2、A1、A0 分別接至邏輯電平開關輸出口，八個輸出端依次連接在邏輯電平顯示器的八個輸入口上，撥動邏輯電平開關，按表6－1逐項測試74LS138的邏輯功能。

•     寫出實驗內容和步驟。
•    畫出3－8線譯碼器74LS138邏輯圖及引腳排列。
•     寫出74LS138功能表。
•     用兩片74LS138組合成一個4線—16線譯碼器。
•     對實驗結果進行分析、討論。
  

一、實驗目的

1、熟悉中規模集成計數器的邏輯功能及使用方法

2、掌握用74LS161構成幾種進制計數器的方法

3、熟悉中規模集成計數器各輸出波形及應用

二、實驗原理

計數器是典型的時序邏輯電路，它是用來累計和記憶輸入脈沖的個數．計數是數字系統中很重要的基本操作，集成計數器是最廣泛應用的邏輯部件之一。計數器種類較多，按構成計數器中的多觸發器是否使用一個時鐘脈沖源來分，有同步計數器和異步計數器；根據計數制的不同，可分為二進制計數器、十進制計數器和任意進制計數器；根據計數的增減趨勢，又分為加法、減法和可逆計數器。還有可預置數和可編程序功能計數器等。本實驗主要研究中規模十進制計數器74LS161的功能及應用。

2、中規模集成計數器

74LS161 是四位二進制可預置同步計數器，由于它采用4 個主從JK 觸發器作為記憶單元，故又稱為四位二進制同步計數器，其集成芯片管腳如圖所示：

管腳符號說明：電源正端Vcc，接+5V ；異步置零（復位）端Rd；時鐘脈沖CP；預置數控制端 A、B、C、D；數據輸出端 QA、QB、QC、QD；進位輸出端 RCO：使能端EP，ET；預置端 ；

圖3.8.2 74LS161 管腳圖

該計數器由于內部采用了快速進位電路，所以具有較高的計數速度。各觸發器翻轉是靠時鐘脈沖信號的正跳變上升沿來完成的。時鐘脈沖每正跳變一次，計數器內各觸發器就同時翻轉一次，74LS161的功能表如表所示：

表74LS161 邏輯功能表

3、計數器的級聯使用

若所要求的進制已超過16，則可通過幾個74LS161 進行級聯來實現，在滿足計數條件的情況下有如下方法：

1） 同步聯接法：

CP 是共同的，只是把第一級的進位輸出RCO 接到下一級的ET 端即可，平時RCO=0 則計數器2 不能工作，當第一級計滿時，RCO=1，最后一個CP 使計數器1 清零，同時計數器2 計一個數，這種接法速度不快，不論多少級相聯，CP 的脈寬只要大于每一級計數器延遲時間即可。其框圖如圖：

2) 異步聯接法：

把第一級的進位輸出端RCO 接到下一級的CP 端，平時RCO=0 則計數器2 因沒有計數脈沖而不能工作，當第一級計滿時，RCO=1，計數器2 產生第一個脈沖，開始計第1 個數，這種接法速度慢，若多級相聯，其總的計數時間為各個計數器延遲時間之和。其框圖如圖所示

4、實現任意進制計數器 由于74LS161的計數容量為16，即計16個脈沖，發生一次進位，所以可以用它構成16進制以內的各進制計數器，實現的方法有兩種：置零法（復位法）和置數法（置位法）。

(1) 用復位法獲得任意進制計數器 假定已有N進制計數器，而需要得到一個M進制計數器時，只要M＜N，用復位法使計數器計數到M時置“0”，即獲得M進制計數器。

(2) 利用預置功能獲M進制計數器 置位法與置零法不同，它是通過給計數器重復置入某個數值的的跳越N-M個狀態，從而獲得M進制計數器的，如圖所法。置數操作可以在電路的任何一個狀態下進行。這種方法適用于有預置功能的計數器電路。圖上述二種方法的原理示意圖

(a)                                  (b)

例如：利用兩片十進制計數器74LS161接成35進制計數器？

本例可以采用整體置零方式進行。首先將兩片74LS161以同步級聯的方式接成16×16=256進制的計數器。當計數器從全0狀態開始計數時，計入了35個脈沖時，經門電路譯碼產生一個低電平信號立刻將兩片74LS161同時置零，于是便得到了35進制計數器。電路連接圖如圖所示

二片74LS161構成35進制計數器電路連接圖

三、實驗內容與步驟

1、測試74LS161的邏輯功能。

1） 分別畫出置零法、置數法的電路連接圖，用點脈沖CP，觀察計數狀態，畫出狀態轉換圖

2）在CP端加入連續脈沖信號，用示波器觀察輸出波形，并將QA、QB、QC、QD的波形圖繪在下圖中

Qa

Qb

Qc

Qd

•     寫出實驗內容和步驟。
•     對實驗結果進行分析、討論。
• 在熟悉74LS161邏輯功能的基礎上，利用74LS161采用置零法、置數法兩種方法設計12進制計數器 。
• 利用兩片74LS161設計99進制計數器。
  

2016數字電路技術實驗指導書-.doc (272.62 KB, 下載次數: 5)

2018-5-3 14:35 上傳

點擊文件名下載附件
下載積分: 黑幣 -5