在深入了解scan技術(shù)之前，我們先來比較下分別針對(duì)組合電路和時(shí)序電路的測(cè)試過程。很顯然，在芯片制造出來后，我們只能通過其輸入輸出端口來對(duì)芯片進(jìn)行各項(xiàng)檢測(cè)。在如圖A所示的組合電路中，假設(shè)F處有一短接電源地的固定0故障(stuck-at 0 fault) 。要檢測(cè)到這樣的物理缺陷，首先要在A端和B端給1的輸入激勵(lì)，這樣在F處可以得到1值從而激活目標(biāo)fault。而要將F處的值傳遞到輸出端進(jìn)行觀測(cè)，C端就要有一個(gè)0的輸入。這樣我們就得到了一個(gè)能檢測(cè)到目標(biāo)fault的結(jié)構(gòu)性測(cè)試向量：110(ABC). 在該組合電路沒有故障(fault) 的情況下，我們應(yīng)該可以在輸出Z端觀測(cè)到一個(gè)正確的1值。而在F處有stuck-at0 故障的情況下，我們?cè)谳敵鯶端就會(huì)觀測(cè)到0值從而檢測(cè)到該fault。

捕獲.PNG (155.92 KB, 下載次數(shù): 177)

下載附件

2018-2-1 20:33 上傳

完整文檔下載：
scan測(cè)試方法.pdf (500.21 KB, 下載次數(shù): 19)

2018-2-1 20:31 上傳

點(diǎn)擊文件名下載附件
下載積分: 黑幣 -5