在深入了解scan技術之前，我們先來比較下分別針對組合電路和時序電路的測試過程。很顯然，在芯片制造出來后，我們只能通過其輸入輸出端口來對芯片進行各項檢測。在如圖A所示的組合電路中，假設F處有一短接電源地的固定0故障(stuck-at 0 fault) 。要檢測到這樣的物理缺陷，首先要在A端和B端給1的輸入激勵，這樣在F處可以得到1值從而激活目標fault。而要將F處的值傳遞到輸出端進行觀測，C端就要有一個0的輸入。這樣我們就得到了一個能檢測到目標fault的結構性測試向量：110(ABC). 在該組合電路沒有故障(fault) 的情況下，我們應該可以在輸出Z端觀測到一個正確的1值。而在F處有stuck-at0 故障的情況下，我們在輸出Z端就會觀測到0值從而檢測到該fault。

捕獲.PNG (155.92 KB, 下載次數: 177)

下載附件

2018-2-1 20:33 上傳

完整文檔下載：
scan測試方法.pdf (500.21 KB, 下載次數: 19)

2018-2-1 20:31 上傳

點擊文件名下載附件
下載積分: 黑幣 -5