欧美极品高清xxxxhd,国产日产欧美最新,无码AV国产东京热AV无码,国产精品人与动性XXX,国产传媒亚洲综合一区二区,四库影院永久国产精品,毛片免费免费高清视频,福利所导航夜趣136

專注電子技術學習與研究
當前位置:單片機教程網 >> MCU設計實例 >> 瀏覽文章

Verilog中“=”和“<=”的區別

作者:未知   來源:會員上傳   點擊數:  更新時間:2014年06月08日   【字體:

 一般情況下使用<=,組合邏輯使用=賦值,時序邏輯使用<=賦值:

舉個例子:初始化m=1,n=2,p=3;分別執行以下語句
1、begin 
   m=n;n=p;p=m;
   end
2、begin
   m<=n; n<=p; p<=m;
   end
結果分別是:1、m=2,n=3,p=2;(在給p賦值時m=2已經生效) 
           2、m=2,n=3,p=1;(在begin-end過程中,m=2一直無效而是在整體執行完后才生效)
這兩種賦值“=”用于阻塞式賦值;“<=”用于非阻塞式賦值中。
阻塞賦值:阻塞賦值語句是在這句之后所有語句執行之前執行的,即后邊的語句必須在這句執行完畢才能執行,所以稱為阻塞,實際上就是順序執行。
非阻塞賦值:非阻塞賦值就是與后邊相關語句同時執行,即就是并行執行。
所以一般時序電路使用非阻塞賦值,assign語句一般使用=阻塞賦值;
組合邏輯電路使用阻塞賦值;
關閉窗口

相關文章