![]() |
發(fā)布時(shí)間: 2017-11-23 14:40
正文摘要:實(shí)驗(yàn)四、七人表決器的設(shè)計(jì)實(shí)驗(yàn)報(bào)告一、實(shí)驗(yàn)?zāi)康?、初步了解Verilog語言。2、學(xué)會(huì)用Verilog語言的行為描述方式來設(shè)計(jì)電路。二、實(shí)驗(yàn)原理用七個(gè)開關(guān)作為表決器的7個(gè)輸入變量,輸入變量為邏輯“1”時(shí)表示表決者“贊同” ... |
Powered by 單片機(jī)教程網(wǎng)