一事無成 發(fā)表于 2024-6-22 22:23
用萬用表把引腳測出來就行了，CPLD和FPGA類似，但是資源就LEs，PLL和BRAM都沒有，也就玩玩邏輯門，本質(zhì)就控 ...

感謝幫助

用萬用表把引腳測出來就行了，CPLD和FPGA類似，但是資源就LEs，PLL和BRAM都沒有，也就玩玩邏輯門，本質(zhì)就控制IO的高低電平，引腳是可以自己分配的，測出外設(shè)連在了CPLD哪個引腳，引腳分配時按外設(shè)對應(yīng)的CPLD引腳分配就行了，教程沒有CPLD的可以看FPGA的，沒IP核的純Verilog代碼一般都可以，就是容量太小，那種動不動32位寬的數(shù)據(jù)大概率是放不下的，可以用來學(xué)習(xí)數(shù)字電路，代替74的門電路，直接用畫門電路的方式開發(fā)，不用摳芯片連線相當(dāng)方便

這個CPLD, EPM240T100C5N 可以用quartus II 軟件來編程調(diào)試.
可是你的原理圖沒有了, CPLD的管腳對應(yīng)數(shù)碼管, 按鍵, LED燈的連接方式就沒了, 就沒辦法調(diào)試驗證軟件輸出的文件了.

rayin 發(fā)表于 2024-6-15 21:24
CPLD ic的廠家型號都沒拍清晰, 怎么給你建議呢?

是EPM240T100C5N，我是想找到和這個板子一模一樣的資料。現(xiàn)在我連這個板子的原理圖都沒有了

好像是EPM240，這個CPLD資料很多，網(wǎng)上找一下
或者看視頻教學(xué)

CPLD ic的廠家型號都沒拍清晰, 怎么給你建議呢?