Quartus Verilog HDL/FPGA 驅動4位動態數碼管演示4位16進制累加 (每隔1秒加1)

查看數: 4663 | 評論數: 2 | 收藏 0

關燈 | 提示：支持鍵盤翻頁<-左右->

npn

發布時間: 2022-1-16 09:27

module main( input clk, &nbs ...

回復

ID:57657 發表于 2022-2-16 12:38

0x00000000 發表于 2022-2-16 08:44
學習樓主的實例，請教一下樓主，Verilog HDL該如何系統的學習呢？總是學不會

沒學過單片機、數電的先學這些。
想實現什么功能，按照程序邏輯進行移植。
網上買幾本書，里面有語法和配置方法。

ID:691028 發表于 2022-2-16 08:44

學習樓主的實例，請教一下樓主，Verilog HDL該如何系統的學習呢？總是學不會

小黑屋|51黑電子論壇 | 管理員QQ:125739409;技術交流QQ群281945664

快速回復 返回頂部 返回列表

帳號		自動登錄	找回密碼
密碼			立即注冊