欧美极品高清xxxxhd,国产日产欧美最新,无码AV国产东京热AV无码,国产精品人与动性XXX,国产传媒亚洲综合一区二区,四库影院永久国产精品,毛片免费免费高清视频,福利所导航夜趣136

標題: arm匯編程序S3C2440 [打印本頁]
作者: xiaoliuzi    時間: 2017-7-10 16:49
標題: arm匯編程序S3C2440

  2. pWTCON                EQU        0x53000000                                ;看門狗定時器口地址
  3. pLOCKTIME        EQU        0x4c000000                                ;鎖定時間計數值寄存器地址
  4. pCLKDIVN         EQU        0x4c000014                                ;時鐘控制寄存器地址
  5. pUPLLCON        EQU        0x4c000008                                ;
  6. pMPLLCON         EQU        0x4c000004
  7. pBWSCON          EQU 0x48000000                                ;設置數據總線寬度與等待狀態控制寄存器地址
  8. pSRCPND                EQU        0x4a000000                                ;中斷源狀態寄存器地址
  9. pINTPND                EQU        0x4a000010                                ;中斷狀態寄存器地址
  10. pINTMOD                EQU        0x4a000004                                ;中斷模式寄存器地址
  11. pINTMSK                EQU        0x4a000008                                ;中斷屏蔽寄存器地址
  12. pINTSUBMSK        EQU        0x4a00001c                                ;子中斷狀態源寄存器地址
  13. pINTOFFSET        EQU 0x4a000014                            ;中斷源偏移地址寄存器地址   
  14. pGPFCON         EQU        0x56000050                                ;GPIO F口控制寄存器地址
  15. pGPFUP          EQU        0x56000058                                ;F口上拉電阻控制寄存器地址

  17. _ISR_STARTADDRESS         EQU                0x33FFFF00        ;中斷服務向量表起始地址

  19. vCLKDIVN        EQU                0x5
  20. vUPLLCON        EQU                0x00038022
  21. vMPLLCON        EQU                0x0005c011

  23. vU_MDIV                EQU        56                        ;Fin=12.0MHz Fout=48MHz
  24. vU_PDIV                EQU        2

  26. DW16                EQU        (0x1)
  27. DW32                EQU        (0x2)

  29. B1_BWSCON        EQU (DW16)        ; AMD flash(AM29LV160DB), 16-bit,  for nCS1
  30. B2_BWSCON        EQU (DW16)        ; PCMCIA(PD6710), 16-bit
  31. B3_BWSCON        EQU (DW16)        ; Ethernet(CS8900), 16-bit
  32. B4_BWSCON        EQU (DW32)        ; Intel Strata(28F128), 32-bit, for nCS4
  33. B5_BWSCON        EQU (DW16)        ; A400/A410 Ext, 16-bit
  34. B6_BWSCON        EQU (DW32)        ; SDRAM(K4S561632C) 32MBx2, 32-bit
  35. B7_BWSCON        EQU (DW32)        ; N.C.
  36. ;BANK0CON

  38. B0_Tacs                EQU        0x3        ;0clk
  39. B0_Tcos                EQU        0x3        ;0clk
  40. B0_Tacc                EQU        0x7        ;14clk
  41. B0_Tcoh                EQU        0x3        ;0clk
  42. B0_Tah                EQU        0x3        ;0clk
  43. B0_Tacp                EQU        0x1
  44. B0_PMC                EQU        0x0        ;normal

  46.                                 ;BANK1CON
  47. B1_Tacs                EQU        1;0x0        ;0clk
  48. B1_Tcos                EQU        1;0x0        ;0clk
  49. B1_Tacc                EQU        6;0x7        ;14clk
  50. B1_Tcoh                EQU        1;0x0        ;0clk
  51. B1_Tah                EQU        1;0x0        ;0clk
  52. B1_Tacp                EQU        0x0
  53. B1_PMC                EQU        0x0        ;normal

  55.                                 ;Bank 2 parameter
  56. B2_Tacs                EQU        1;0x0        ;0clk
  57. B2_Tcos                EQU        1;0x0        ;0clk
  58. B2_Tacc                EQU        6;0x7        ;14clk
  59. B2_Tcoh                EQU        1;0x0        ;0clk
  60. B2_Tah                EQU        1;0x0        ;0clk
  61. B2_Tacp                EQU        0x0
  62. B2_PMC                EQU        0x0        ;normal

  64.                                 ;Bank 3 parameter
  65. B3_Tacs                EQU        0x1;0        ;0clk
  66. B3_Tcos                EQU        0x1;0        ;0clk
  67. B3_Tacc                EQU        0x6;7        ;14clk
  68. B3_Tcoh                EQU        0x1;0        ;0clk
  69. B3_Tah                EQU        0x1;0        ;0clk
  70. B3_Tacp                EQU        0x0
  71. B3_PMC                EQU        0x0        ;normal

  73.                                 ;Bank 4 parameter
  74. B4_Tacs                EQU        0x1;0        ;0clk
  75. B4_Tcos                EQU        0x1;0        ;0clk
  76. B4_Tacc                EQU        0x6;7        ;14clk
  77. B4_Tcoh                EQU        0x1;0        ;0clk
  78. B4_Tah                EQU        0x1;0        ;0clk
  79. B4_Tacp                EQU        0x0
  80. B4_PMC                EQU        0x0        ;normal

  82.                                 ;Bank 5 parameter
  83. B5_Tacs                EQU        0x1;0        ;0clk
  84. B5_Tcos                EQU        0x1;0        ;0clk
  85. B5_Tacc                EQU        0x6;7        ;14clk
  86. B5_Tcoh                EQU        0x1;0        ;0clk
  87. B5_Tah                EQU        0x1;0        ;0clk
  88. B5_Tacp                EQU        0x0
  89. B5_PMC                EQU        0x0        ;normal

  91.                                 ;Bank 6 parameter
  92. B6_MT                EQU        0x3        ;SDRAM
  93. B6_Trcd                EQU        0x1        ;3clk
  94. B6_SCAN                EQU        0x1        ;9bit

  96.                                 ;Bank 7 parameter
  97. B7_MT                EQU        0x3        ;SDRAM
  98. B7_Trcd                EQU        0x1        ;3clk
  99. B7_SCAN                EQU        0x1        ;9bit

  101.                                 ;REFRESH parameter
  102. REFEN                EQU        0x1        ;Refresh enable
  103. TREFMD                EQU        0x0        ;CBR(CAS before RAS)/Auto refresh
  104. Trp                        EQU        0x1        ;3clk
  105. Tsrc                EQU        0x1        ;5clk        Trc= Trp(3)+Tsrc(5) = 8clock
  106. Tchr                EQU        0x2        ;3clk
  107. REFCNT                EQU        1268;1463;1268        ;HCLK=105Mhz, (2048+1-7.81*100);75M->1463


  110.                                                                 ;CPSR中各種工作模式的設置信息
  111. USERMODE    EQU         0x10
  112. FIQMODE     EQU         0x11
  113. IRQMODE     EQU         0x12
  114. SVCMODE     EQU         0x13
  115. ABORTMODE   EQU         0x17
  116. UNDEFMODE   EQU         0x1b
  117. MODEMASK    EQU         0x1f
  118. NOINT       EQU         0xc0

  120.                                                                 ;各種工作模式下堆棧指針初值設置
  121. UserStack        EQU                0x33ff4800
  122. SVCStack        EQU                0x33ff5800
  123. UndefStack        EQU                0x33ff5c00
  124. AbortStack        EQU                0x33ff6000
  125. IRQStack        EQU                0x33ff7000
  126. FIQStack        EQU                0x33ff8000




  131.         AREA    Init,CODE,READONLY
  132.         ENTRY
  133.         EXPORT        __ENTRY
  134. __ENTRY
  135. ResetEntry
  136.        
  137.         b        _reset
  138.         b        .                                ;handler for Undefined mode
  139.         b        .                                ;handler for SWI interrupt
  140.         b        .                                ;handler for PAbort
  141.         b        .                                ;handler for DAbort
  142.         b        .                                ;reserved
  143.         b        IsrIRQ                        ;handler for IRQ interrupt
  144.         b        .                                ;handler for FIQ interrupt

  146.                                                 ;SDRAM參數設置，包括數據寬度，刷新模式和頻率
  147. SMRDATA
  148.         DCD (0+(B1_BWSCON<<4)+(B2_BWSCON<<8)+(B3_BWSCON<<12)+(B4_BWSCON<<16)+(B5_BWSCON<<20)+(B6_BWSCON<<24)+(B7_BWSCON<<28))
  149.         DCD ((B0_Tacs<<13)+(B0_Tcos<<11)+(B0_Tacc<<8)+(B0_Tcoh<<6)+(B0_Tah<<4)+(B0_Tacp<<2)+(B0_PMC))                                                                   ;GCS0
  150.         DCD        ((B1_Tacs<<13)+(B1_Tcos<<11)+(B1_Tacc<<8)+(B1_Tcoh<<6)+(B1_Tah<<4)+(B1_Tacp<<2)+(B1_PMC))                                                           ;GCS1
  151.         DCD ((B2_Tacs<<13)+(B2_Tcos<<11)+(B2_Tacc<<8)+(B2_Tcoh<<6)+(B2_Tah<<4)+(B2_Tacp<<2)+(B2_PMC))                                                                  ;GCS2
  152.         DCD ((B3_Tacs<<13)+(B3_Tcos<<11)+(B3_Tacc<<8)+(B3_Tcoh<<6)+(B3_Tah<<4)+(B3_Tacp<<2)+(B3_PMC))                                                           ;GCS3
  153.         DCD ((B4_Tacs<<13)+(B4_Tcos<<11)+(B4_Tacc<<8)+(B4_Tcoh<<6)+(B4_Tah<<4)+(B4_Tacp<<2)+(B4_PMC))                                                           ;GCS4
  154.         DCD ((B5_Tacs<<13)+(B5_Tcos<<11)+(B5_Tacc<<8)+(B5_Tcoh<<6)+(B5_Tah<<4)+(B5_Tacp<<2)+(B5_PMC))                                                                   ;GCS5
  155.         DCD ((B6_MT<<15)+(B6_Trcd<<2)+(B6_SCAN))                                                                                                                                                                        ;GCS6
  156.         DCD ((B7_MT<<15)+(B7_Trcd<<2)+(B7_SCAN))                                                                                                                                                                        ;GCS7
  157.         DCD ((REFEN<<23)+(TREFMD<<22)+(Trp<<20)+(Tsrc<<18)+(Tchr<<16)+REFCNT)

  159.         DCD 0x32                                                                                        ;SCLK power saving mode, BANKSIZE 128M/128M
  160.         DCD 0x30                                                                                        ;MRSR6 CL=3clk
  161.         DCD 0x30                                                                                        ;MRSR7 CL=3clk
  162.   
  163.   
  164.   
  165.   
  166. IsrIRQ
  167.         sub sp,sp,#4
  168.         stmfd  sp!,{r8-r9}
  169.         ldr r9,=pINTOFFSET
  170.         ldr r9,[r9]
  171.         ldr r8,=HandleEINT0
  172.         add r8,r8,r9,lsl #2
  173.         ldr r8,[r8]
  174.         str r8,[sp,#8]
  175.         ldmfd  sp!,{r8-r9,pc}
  176.         LTORG   

  178. _reset   
  179.         ldr        r0,=pWTCON                                ;關閉看門狗定時器
  180.         ldr        r1,=0x0
  181.         str        r1,[r0]

  183.         ldr        r0,=pINTMSK
  184.         ldr        r1,=0xffffffff                        ;屏蔽所有中斷請求
  185.         str        r1,[r0]

  187.         ldr        r0,=pINTSUBMSK
  188.         ldr        r1,=0x7fff                                ;關閉所有子中斷請求，1為無中斷請求，0~14為有效設置位，其余為保留位。
  189.         str        r1,[r0]

  191.                                                                 ;設置PLL鎖存時間 To reduce PLL lock time, adjust the LOCKTIME register.
  192.         ldr        r0,=pLOCKTIME
  193.         ldr        r1,=0xffffff
  194.         str        r1,[r0]

  196.         ldr        r0,=pCLKDIVN
  197.         ldr        r1,=vCLKDIVN                        ; 0=1:1:1, 1=1:1:2, 2=1:2:2, 3=1:2:4, 4=1:4:4, 5=1:4:8, 6=1:3:3, 7=1:3:6.
  198.         str        r1,[r0]



  202.                                                                 ;Configure UPLL
  203.         ldr        r0,=pUPLLCON
  204.         ldr        r1,=vUPLLCON                        ;Fin = 12.0MHz, UCLK = 48MHz
  205.         str        r1,[r0]
  206.         nop                                                        ;Caution: After UPLL setting, at least 7-clocks delay must be inserted for setting hardware be completed.
  207.         nop
  208.         nop
  209.         nop
  210.         nop
  211.         nop
  212.         nop
  213.                                                                 ;Configure MPLL
  214.         ldr        r0,=pMPLLCON
  215.         ldr        r1,=vMPLLCON                        ;Fin = 12.0MHz, FCLK = 400MHz
  216.         str        r1,[r0]

  218.                                                             ;設置SDRAM存儲器參數
  219.                                                                 ;Set memory control registers
  220.         adrl        r0, SMRDATA                        ;be careful!
  221.         ldr        r1,=pBWSCON                                ;BWSCON Address
  222.         add        r2, r0, #52                                ;End address of SMRDATA

  224. 0
  225.         ldr        r3, [r0], #4
  226.         str        r3, [r1], #4
  227.         cmp        r2, r0
  228.         bne        %B0





  234. InitStacks                                                ;初始化可能用到的工作模式下的堆棧區
  235.         mrs        r0,cpsr
  236.         bic        r0,r0,#MODEMASK|NOINT
  237.        
  238.         orr        r1,r0,#IRQMODE
  239.         msr        cpsr_cxsf,r1                        ;IRQMode
  240.         ldr        sp,=IRQStack                        ; IRQStack=0x33FF_7000

  242.         orr        r1,r0,#FIQMODE
  243.         msr        cpsr_cxsf,r1                        ;FIQMode
  244.         ldr        sp,=FIQStack                        ; FIQStack=0x33FF_8000

  246.         orr r1,r0,#USERMODE
  247.         msr cpsr_cxsf,r1
  248.         ldr sp,=UserStack
  249.         ldr        pc,=Main
  250.         LTORG
  251.        
  252.        
  253. Main
  254.         ldr r0,=pINTMOD
  255.         ldr r1,=0x0
  256.         str r1,[r0]
  257.         ldr r0,=pGPFCON
  258.         ldr r1,=0x080
  259.         str r1,[r0]
  260.         ldr r0,=pGPFUP
  261.         ldr r1,=0xff
  262.         str r1,[r0]
  263.         ldr r0,=HandleEINT0+0x0c
  264.         adrl r1,interrupt
  265.         str r1,[r0]
  266.         ldr r0,=0x20005000
  267.         ldr r1,=0x00
  268.         str r1,[r0]
  269.         ldr r0,=pINTMSK
  270.         ldr r1,=0x0FFFFFFF7
  271.         str r1,[r0]
  272. wait_server
  273.         b .
  274. ;
  275.         mrs r0,cpsr
  276.         bic r0,r0,#MODEMASK|NOINT
  277.         orr r1,r0,#USERMODE
  278.         msr cpsr_cxsf,r1
  279.         b wait_server
  280.         LTORG
  281. interrupt
  282.         ;sub lr,r14,#4
  283.         stmfd sp!,{r8,r9,lr}
  284. LOOP0   
  285.     ldr r0,=0x20005000
  286.         ldr r1,=0x01
  287.         str r1,[r0]
  288.         bl Delay
  289.         ldr r0,=0x20005000
  290.         ldr r1,=0x03
  291.         str r1,[r0]
  292.         bl Delay
  293.         ldr r0,=0x20005000
  294.         ldr r1,=0x07
  295.         str r1,[r0]
  296.         bl Delay
  297.         ldr r0,=0x20005000
  298.         ldr r1,=0x0f
  299.         str r1,[r0]
  300.         bl Delay
  301.         ldr r0,=0x20005000
  302.         ldr r1,=0x00
  303.         str r1,[r0]
  304.         ldr r0,=pSRCPND
  305.         mov r1,#8
  306.         str r1,[r0]
  307.         ldr r0,=pINTPND
  308.         str r1,[r0]
  309.         ldmfd sp!,{r8,r9,pc}
  310.         LTORG
  311.        
  312. Delay
  313.         stmfd  sp!,{r8,r9,lr}
  314.         ldr r7,=0x7a120
  315. LOOP9 sub r7,r7,#1
  316.         cmp r7,#0
  317.         bne LOOP9
  318.         ldmfd  sp!,{r8,r9,pc}
  319.         LTORG
  320.         AREA RamData,DATA,READWRITE
  321.         ^ _ISR_STARTADDRESS
  322. HandleEINT0    # 4
  323. HandleEINT1    # 4
  324. HandleEINT2    # 4
  325. HandleEINT3    # 4
  326.         END

復制代碼






歡迎光臨 (http://www.raoushi.com/bbs/) Powered by Discuz! X3.1