標題: PCB 設計注意事項系列 5:時鐘和網口 [打印本頁]
作者: Gropher 時間: 2017-5-3 17:49
標題: PCB 設計注意事項系列 5:時鐘和網口
CLK 分類:
1) HostClock:MCH_BCLK(差分信號)和 CPU_BCLK(差分信號),166/200MHZ
2) PCI_CLK:PCI_CLK【5:0】,33MHZ
3) REFCLK:14MHZ
4) USBCLK:48MHZ
5) DOTCLK:96MHZ
6) SRCCLK:(serial referenceclock)100MHZ
下載:
PCB設計注意事項系列5:時鐘和網口.pdf
(499.59 KB, 下載次數: 8)
2017-5-3 17:49 上傳
點擊文件名下載附件
下載積分: 黑幣 -5
歡迎光臨 (http://www.raoushi.com/bbs/) |
Powered by Discuz! X3.1 |