欧美极品高清xxxxhd,国产日产欧美最新,无码AV国产东京热AV无码,国产精品人与动性XXX,国产传媒亚洲综合一区二区,四库影院永久国产精品,毛片免费免费高清视频,福利所导航夜趣136

標(biāo)題: 房間電器綜合控制系統(tǒng) [打印本頁(yè)]

作者: chang123456    時(shí)間: 2017-5-1 17:15
標(biāo)題: 房間電器綜合控制系統(tǒng)
房間電器綜合控制系統(tǒng)
Control system of the electrisic in the room
摘    要
本設(shè)計(jì)的目的是尋找一種方法來(lái)實(shí)現(xiàn)房間內(nèi)多種電器的綜合控制,采用了單片機(jī)與紅外遙控相結(jié)合的方式,制作出一種房間電器綜合控制系統(tǒng)。系統(tǒng)的核心由AT89S52單片機(jī)和紅外收發(fā)裝置構(gòu)成,整個(gè)系統(tǒng)包括發(fā)射部分和接收部分。發(fā)射部分以AT89S52單片機(jī)為中心控制芯片,外圍擴(kuò)展了矩陣鍵盤(pán),紅外發(fā)射電路以及電源電路;接收部分則以AT89S52單片機(jī)為核心,外圍擴(kuò)展了紅外接收電路,按鍵顯示電路,電源電路以及與按鍵相應(yīng)的繼電器控制家用電器電路。紅外信號(hào)的發(fā)射采用脈沖個(gè)數(shù)編碼的方式,根據(jù)不同的按鍵設(shè)定不同的編碼,通過(guò)軟件實(shí)現(xiàn)解碼,從而控制相應(yīng)電器的開(kāi)和關(guān)。通過(guò)硬件和軟件相結(jié)合的方式,此設(shè)計(jì)實(shí)現(xiàn)了手持遙控器,按下一個(gè)按鍵,相應(yīng)的電器接通電源開(kāi)始工作,并顯示按鍵號(hào)碼,再按一下,該電器切斷電源停止工作。此設(shè)計(jì)具有操作碼個(gè)數(shù)可隨意設(shè)定,編程靈活多樣等優(yōu)點(diǎn)。

關(guān)鍵詞:?jiǎn)纹瑱C(jī);紅外;編碼解碼
























ABSTRACT
     The aid of this ariticle is to search a way to

Key Words:MCU;Inframed;



























目    錄
1 引言        1
1.1智能家居的發(fā)展        1
1.2微處理器的功能及其應(yīng)用        1
1.3通信技術(shù)的發(fā)展及其前景        1
2 系統(tǒng)原理和部分方案比較        3
2.1系統(tǒng)原理綜述        3
2.2課題總體要求        5
2.3 系統(tǒng)各部分方案比較        6
2.3.1控制方式比較        6
2.3.2 信號(hào)處理方案        7
2.3.3 微處理器的選擇        8
3 系統(tǒng)硬件設(shè)計(jì)方案        9
3.1 系統(tǒng)工作原理流程        9
3.2 系統(tǒng)主控制器選擇         12
3.2.1 單片機(jī)(MCU)概述        12
3.2.2 MCU芯片簡(jiǎn)介及器件選擇        14
3.2.3 AT89S52簡(jiǎn)單介紹說(shuō)明        15
3.3 信號(hào)的發(fā)射接收電路        9
3.3.1 紅外發(fā)射電路設(shè)計(jì)        9
3.3.2 紅外接收電路設(shè)計(jì)        9
3.4 遙控鍵盤(pán)電路        10
3.4.1 按鍵安裝方法        9
3.4.2 矩陣掃描        9
3.4.3 健功能        9
3.5數(shù)碼顯示電路        10
3.5.1 驅(qū)動(dòng)電路        9
3.5.2 數(shù)字顯示電路        9
3.6 繼電器控制家電輸出電路        9
3.6.1 繼電器原理        9
3.6.2 控制電路        9
4 程序控制        11
4.1系統(tǒng)軟件介紹        11
4.2總程序流程        11
4.3程序        11
4.4系統(tǒng)整體電路圖        11
5 開(kāi)發(fā)環(huán)境及程序下載        3
5.1 開(kāi)發(fā)環(huán)境        3
5.2 程序下載        5
5.2.1系統(tǒng)下載        6
5.2.2 外加軟件下載        7
6 系統(tǒng)測(cè)試及數(shù)據(jù)記錄        9
6.1 軟件測(cè)試        9
6.1.1 功能仿真        12
6.2.2         14
6.2 硬件測(cè)試及仿真         12
6.3 系統(tǒng)數(shù)據(jù)記錄         12
7 課題相關(guān)技術(shù)發(fā)展前景        3
結(jié)    論        12
參考文獻(xiàn)        13
附錄1: 程序        14
附錄2: 系統(tǒng)電路圖        14
附錄3: 系統(tǒng)PCB圖        14
致    謝        15

  1 引言
當(dāng)今社會(huì)是數(shù)字化的社會(huì),也是數(shù)字集成電路廣泛應(yīng)用的社會(huì)。而數(shù)字集成電路本身也在不斷地進(jìn)行更新?lián)Q代,不斷的進(jìn)步創(chuàng)新。它由早期的電子管、晶體管、小中規(guī)模集成電路,發(fā)展到超大規(guī)模集成電路(VLSIC,幾萬(wàn)門(mén)以上)以及具有許多特定功能的專(zhuān)用集成電路(ASIC)。并且在現(xiàn)代高新電子產(chǎn)品的設(shè)計(jì)和生產(chǎn)中,數(shù)字集成電路技術(shù)和現(xiàn)代電子設(shè)計(jì)技術(shù)是相互促進(jìn)、相互推動(dòng)又相互制約的兩個(gè)技術(shù)環(huán)節(jié)。前者的進(jìn)步就表現(xiàn)在大規(guī)模集成電路加工技術(shù),即半導(dǎo)體工藝技術(shù)的發(fā)展上;而后者的核心則是EDA(電子設(shè)計(jì)自動(dòng)化)技術(shù),它使得設(shè)計(jì)者的工作僅限于軟件的方式,即利用硬件描述語(yǔ)言(本文只涉及到VHDL硬件描述語(yǔ)言)和EDA軟件來(lái)完成對(duì)系統(tǒng)硬件功能的實(shí)現(xiàn),避免了硬件電路在搭接時(shí)所出現(xiàn)的問(wèn)題。
1.1 ASIC技術(shù)促使可編程邏輯器件發(fā)展
隨著微電子技術(shù)的發(fā)展,設(shè)計(jì)與制造集成電路的任務(wù)已經(jīng)不再由某個(gè)大規(guī)模的生產(chǎn)廠商來(lái)獨(dú)自承擔(dān)了,更甚至于系統(tǒng)設(shè)計(jì)師們都愿意自己設(shè)計(jì)專(zhuān)用集成電路(ASIC)芯片,而且希望ASIC的設(shè)計(jì)周期盡可能短,最好是在實(shí)驗(yàn)室里就能設(shè)計(jì)出合適的ASIC芯片,并且立即投入實(shí)際應(yīng)用之中。也就是這種現(xiàn)場(chǎng)可用的思想促成了現(xiàn)場(chǎng)可編程邏輯器件(FPLD)的出現(xiàn),其中應(yīng)用最廣泛的當(dāng)屬現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)和復(fù)雜可編程邏輯器件(CPLD)了[1]~[2]。
對(duì)于電子系統(tǒng)設(shè)計(jì)來(lái)說(shuō),在以前的很長(zhǎng)一段時(shí)間里,設(shè)計(jì)某個(gè)電子控制系統(tǒng)大多數(shù)情況下是用指令少、功能單一的單片機(jī),但是用其開(kāi)發(fā)出來(lái)的硬件系統(tǒng)及其電路結(jié)構(gòu)龐大而復(fù)雜、成本高、經(jīng)常容易發(fā)生電路方面的故障,并且由于系統(tǒng)是針對(duì)某一個(gè)特定的功能而設(shè)計(jì)的,對(duì)今后系統(tǒng)的升級(jí)和功能擴(kuò)展都非常困難。顯然這樣的單片機(jī)在某種程度上已經(jīng)不能再滿足設(shè)計(jì)要求了。而CPLD(或FPGA)芯片作為一種新興的設(shè)計(jì)器件,在技術(shù)上與單片機(jī)相比有很多優(yōu)勢(shì),光說(shuō)其實(shí)現(xiàn)的工藝就有反熔絲技術(shù)、EPROM技術(shù)和EEPROM技術(shù)等。實(shí)現(xiàn)了電可擦除、電可改寫(xiě)和紫外線擦除,其輸出結(jié)構(gòu)是可編程的邏輯宏單元,因而它的設(shè)計(jì)具有很強(qiáng)的靈活性。這些PLD器件的一個(gè)共同特點(diǎn),就是可以實(shí)現(xiàn)速度特性較好的邏輯功能,可見(jiàn)用這種CPLD芯片進(jìn)行開(kāi)發(fā)設(shè)計(jì)時(shí),只需要增加少量的外圍電路,并結(jié)合可控制它的豐富的指令集合,就可以獲得功能強(qiáng)大的控制系統(tǒng)。又由于這種芯片內(nèi)含有可下載程序固定接口和EEPROM、Flash。因此,開(kāi)發(fā)出來(lái)的系統(tǒng)具有可升級(jí)性(內(nèi)部程序可擦除,進(jìn)行重新燒寫(xiě)),用戶可以根據(jù)需要對(duì)其進(jìn)行功能擴(kuò)展,既可以縮短系統(tǒng)開(kāi)發(fā)周期,又可以減少開(kāi)資。
利用EDA技術(shù)(CPLD/FPGA)進(jìn)行電子系統(tǒng)設(shè)計(jì)的最終目標(biāo),是完成專(zhuān)用集成電路ASIC的設(shè)計(jì)和實(shí)現(xiàn),而在電子科技高速發(fā)展的當(dāng)今,再加上上述CPLD/FPGA(復(fù)雜可編程邏輯器件/現(xiàn)場(chǎng)可編程門(mén)陣列)的各種優(yōu)點(diǎn),它以成為實(shí)現(xiàn)這一途徑的主流器件。其特點(diǎn)是直接面向用戶,具有極大的靈活性和通用性,使用方便,硬件測(cè)試和實(shí)現(xiàn)快捷,開(kāi)發(fā)效率高,成本低,上市時(shí)間短,技術(shù)維護(hù)簡(jiǎn)單,工作可靠性能好。例如Altera公司最新生產(chǎn)的MAXII系列PLD ,這是一種基于FPGA(LUT)結(jié)構(gòu),集成配置芯片的PLD,在本質(zhì)上它就是一種在內(nèi)部集成了配置芯片的FPGA,但由于配置時(shí)間極短,上電就可以工作,所以對(duì)用戶來(lái)說(shuō),感覺(jué)不到配置過(guò)程,可以與傳統(tǒng)的PLD一樣使用,加上容量和傳統(tǒng)PLD類(lèi)似,所以Altera公司把它歸作PLD。 還有像Lattice公司的XP系列FPGA,也是使用了同樣的原理,將外部配置芯片集成到內(nèi)部,在使用方法上和PLD類(lèi)似,但是因?yàn)槿萘看螅阅芎蛡鹘y(tǒng)與FPGA相同,也是LUT架構(gòu),所以Lattice仍把它歸為FPGA之列。總之,由于以上的各種突出優(yōu)點(diǎn),CPLD或FPGA芯片已成為大多數(shù)電子設(shè)計(jì)工程師進(jìn)行電子設(shè)計(jì)的首選器件。
1.2 CPLD(FPGA)實(shí)現(xiàn)系統(tǒng)控制
把以CPLD(或FPGA)芯片為核心,作為主控制器開(kāi)發(fā)出來(lái)的各種測(cè)量及控制系統(tǒng),作為家用電子產(chǎn)品的一個(gè)組成部分嵌入某個(gè)系統(tǒng)中,使其更具智能化、擁有更多功能,便于人們操作和使用,從而更具時(shí)代感,這也是家用電子產(chǎn)品的發(fā)展方向和趨勢(shì)所在。有的家用電器領(lǐng)域要求增加顯示、報(bào)警和自動(dòng)診斷等功能。這就要求我們生產(chǎn)的產(chǎn)品具有自動(dòng)控制系統(tǒng)。而所謂的自動(dòng)控制功能的實(shí)現(xiàn)主要是由計(jì)算機(jī)來(lái)完成的,可用的方法主要有兩種:離線控制和在線控制。離線控制包括利用計(jì)算機(jī)實(shí)現(xiàn)對(duì)控制系統(tǒng)總體的分析、設(shè)計(jì)、仿真及建模等工作;在線控制就是以計(jì)算機(jī)代替常規(guī)的模擬或數(shù)字控制電路,使控制系統(tǒng)“軟化”,讓計(jì)算機(jī)位于其中,并成為控制系統(tǒng)、測(cè)試系統(tǒng)及信號(hào)處理系統(tǒng)的一個(gè)組成部分。這類(lèi)控制由于需要有像計(jì)算機(jī)一樣的智能控制系統(tǒng)身處其中,因此對(duì)控制系統(tǒng)有體積小、功耗低、價(jià)格低廉以及控制功能強(qiáng)大等要求,而為了滿足這些要求,就應(yīng)當(dāng)使用可編程邏輯器件的具體芯片來(lái)實(shí)現(xiàn)。例如:本文所研究的課題就是利用CPLD器件(EP1K100QC208-3)為主控芯片,來(lái)實(shí)現(xiàn)系統(tǒng)的整體功能的。
然而,由于CPLD與控制對(duì)象聯(lián)系密切,所以設(shè)計(jì)一個(gè)系統(tǒng),不但對(duì)CPLD芯片的性能要求高,而且對(duì)設(shè)計(jì)者的要求也很高。他們不但要熟練掌握CPLD知識(shí),而且還要了解控制對(duì)象,懂得傳感器技術(shù),具有一定的控制理論知識(shí)等。還拿本文所研究的課題為例,除了利用CPLD具體芯片外,還用到了傳感器,A/D轉(zhuǎn)換器以及放大顯示電路等,才實(shí)現(xiàn)完成了系統(tǒng)總體功能——檢測(cè)室溫顯示,并實(shí)現(xiàn)報(bào)警。

2 系統(tǒng)原理和部分方案比較
一個(gè)完整的系統(tǒng),必須經(jīng)過(guò)系統(tǒng)整體原理分析和各部分的方案比較,選擇最佳最優(yōu)的實(shí)現(xiàn)方法,才能完美而立于不敗之地。
2.1 系統(tǒng)原理概述
當(dāng)今社會(huì),隨著現(xiàn)代測(cè)量、控制和自動(dòng)化技術(shù)的發(fā)展,信息采集的方法越來(lái)越多,而在所有信息的采集途徑中,用的最普遍、最基礎(chǔ)的,就是傳感器。如果把電子計(jì)算機(jī)比作人的“大腦”,那么傳感器則酷似人的“五官”(視覺(jué)、嗅覺(jué)、味覺(jué)、聽(tīng)覺(jué)和觸覺(jué))了。其重要性則可一目了然,不過(guò)對(duì)傳感器的要求可要比人的五官的要求高得多,并且傳感器的種類(lèi)也在日益增多,涉及到的范圍也日益變廣。如AD公司生產(chǎn)的模擬電壓輸出型的溫度傳感器TMP35/36/37,它主要應(yīng)用于環(huán)境控制系統(tǒng)、過(guò)熱保護(hù)、工業(yè)過(guò)程控制、火災(zāi)報(bào)警系統(tǒng)、電源系統(tǒng)監(jiān)控以及儀器散熱風(fēng)扇的控制等。還有NATIONAL SEMICONDUCTOR生產(chǎn)的與微處理器相結(jié)合的測(cè)溫及溫度控制、管理的溫度測(cè)量控制器LM80,它主要應(yīng)用于個(gè)人計(jì)算機(jī)及服務(wù)器的硬件及系統(tǒng)的溫度監(jiān)控、辦公室設(shè)備、電子測(cè)試設(shè)備等。以及MAXIN公司生產(chǎn)的主要應(yīng)用于CPU冷卻控制的PWM風(fēng)扇控制器及遙控溫度傳感器MAX1669。因此,測(cè)量外界溫度的方法有很多種,然而,由于熱敏電阻及其放大電路受到環(huán)境的影響,在不同的條件下會(huì)出現(xiàn)不同的測(cè)溫偏差,而TMP35/36/37,LM80,MAX1669這些傳感器的造價(jià)又太高,在相同條件下,由于測(cè)溫精度、處理精度等多方面的因素,不同的通道也會(huì)出現(xiàn)不同的偏差,因此必須采用一種靈活的修正方式,這便用到了電壓型的溫度傳感器LM35D。它的線性好(10mV/℃),寬量程(0--100℃),精度高(+0.4℃ ),低成本,而且采集到的是電壓型信號(hào),易于處理,使得電路簡(jiǎn)單實(shí)用[3]。
如上所述,本課題的設(shè)計(jì)就是利用溫度傳感器LM35D來(lái)采集溫度信號(hào)的,隨后將采集到的微弱模擬電壓信號(hào)經(jīng)過(guò)放大器OP07放大十倍后送入A/D轉(zhuǎn)換器(ADC0804),將其轉(zhuǎn)換為數(shù)字信號(hào)后,再傳給CPLD芯片(這里用到的型號(hào)是EP1K100QC208-3),即該系統(tǒng)的核心部件,通過(guò)硬件描述語(yǔ)言(VHDL)編程進(jìn)行信號(hào)處理,然后經(jīng)過(guò)預(yù)先設(shè)置好的端口將數(shù)字信號(hào)傳送給74LS138譯碼器以及驅(qū)動(dòng)器CD4511和報(bào)警器,使LED八段數(shù)碼管動(dòng)態(tài)顯示室溫和實(shí)現(xiàn)報(bào)警。經(jīng)實(shí)驗(yàn)調(diào)試,用該方法對(duì)0℃--100℃范圍的溫度測(cè)量時(shí),測(cè)量誤差為+0.4℃,可靠性好、抗干擾性能強(qiáng)。采用CPLD芯片作為核心監(jiān)控器對(duì)外界溫度進(jìn)行測(cè)量,這樣,既可以降低對(duì)溫度傳感器和放大電路的要求,從而降低成本,又可以針對(duì)不同外部環(huán)境或不同通道對(duì)溫度顯示的顯示監(jiān)控設(shè)定進(jìn)行靈活修改,實(shí)現(xiàn)系統(tǒng)的升級(jí)。
2.2 課題總體要求
(1) 利用電壓型溫度傳感器LM35D作為信息采集器件采集室溫并產(chǎn)生10mv/℃的電壓信號(hào);
(2) 利用OP07放大器將微弱的電壓信號(hào)放大預(yù)先設(shè)置好的倍數(shù),以驅(qū)動(dòng)后面電路;
(3) 利用A/D轉(zhuǎn)換器將放大后的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào),供系統(tǒng)處理;
(4) 將數(shù)字信號(hào)送入CPLD芯片進(jìn)行處理;
(5) 時(shí)時(shí)顯示轉(zhuǎn)換后的室溫,進(jìn)行監(jiān)控;
(6) 溫度超過(guò)警戒溫度時(shí),進(jìn)行報(bào)警。
2.3 系統(tǒng)各部分方案比較
2.3.1 信號(hào)采集方案比較
在目前,信號(hào)采集有多種方法,而可用于本系統(tǒng)的溫度的信號(hào)采集大致有三種方法,下面分別介紹各種方法的優(yōu)缺點(diǎn),討論它們的可行性。
    方案一:采用熱敏電阻采集室內(nèi)溫度信號(hào)。用此方法可滿足40℃--90℃的測(cè)量范圍,但熱敏電阻的精度、重復(fù)性及其可靠性都比較差,并且對(duì)于檢測(cè)小于1℃的溫度信號(hào)時(shí),誤差大、不可靠,所以此方法不可取。
方案二:利用電流型溫度傳感器AD590采集室內(nèi)溫度信號(hào)。AD590具有較高精度和重復(fù)性(重復(fù)性?xún)?yōu)于0.1℃),其良好的非線性可以保證優(yōu)于+0.2℃的測(cè)量精度,利用其重復(fù)性較好的特點(diǎn),通過(guò)非線性補(bǔ)償,可以達(dá)到+0.2℃測(cè)量精度。
電流型溫度傳感器AD590是二端器件,它采用了一種獨(dú)特的電路結(jié)構(gòu),利用最新的薄膜激光微調(diào)技術(shù)作最后的定標(biāo),因而具有很高的精度。且其靈敏度為1uA/K,具有很寬的工作電源電壓范圍和很高的輸入阻抗。作為一種高阻電流源,我們不需要考慮其傳輸線上的電壓信號(hào)損失和噪聲干擾的問(wèn)題,因此特別適合做遠(yuǎn)距離測(cè)量或控制應(yīng)用。出于同樣的道理,AD590也特別適用于多點(diǎn)溫度測(cè)量系統(tǒng),而不必考慮選擇開(kāi)關(guān)或CMOS多路轉(zhuǎn)換開(kāi)關(guān)所引入的附加電阻造成的誤差。
但是,由于AD590采集到的信號(hào)是電流信號(hào),所以在將數(shù)據(jù)傳給ADC0804模數(shù)轉(zhuǎn)換器之前,必須先把電流信號(hào)轉(zhuǎn)變成電壓信號(hào),在此期間不但造成了一定的信號(hào)損失,又影響了精度,這就要求我們?cè)贏/D轉(zhuǎn)換器前設(shè)計(jì)一個(gè)信號(hào)保持電路。這樣一來(lái),用AD590來(lái)檢測(cè)、采集室溫的電路就顯得很復(fù)雜。而且,在高精度測(cè)溫電路中,還必須考慮AD590的輸出電流不被分流影響,因此也放棄使用本方案。
方案三:采用電壓型溫度傳感器LM35D采集溫度信號(hào)。LM35D是精密集成電路溫度傳感器,它的輸出電壓與攝氏溫度線性成比例,比例關(guān)系是10mV/℃。并且,LM35D無(wú)需外部校準(zhǔn)或微調(diào)來(lái)提供±0.4℃的常用的室溫精度,就把信號(hào)損失減少到了最小。而又因?yàn)樗木性性極好,所以編程時(shí)很容易實(shí)現(xiàn)。因此,對(duì)于本課題來(lái)說(shuō),選用此方案。
2.3.2 模擬信號(hào)數(shù)字化處理方案
    由于整個(gè)系統(tǒng)主要是處理數(shù)字信號(hào)而進(jìn)行工作的,所以當(dāng)由傳感器采集到模擬信號(hào)后,必須先進(jìn)行模數(shù)轉(zhuǎn)換才能夠使整個(gè)系統(tǒng)運(yùn)行工作。而對(duì)于模數(shù)轉(zhuǎn)換器件的選擇,本課題用的是ADC0804,即系統(tǒng)采用ADC0804模數(shù)轉(zhuǎn)換器作為模擬信號(hào)數(shù)字化的器件,進(jìn)行數(shù)字化處理,為系統(tǒng)提供數(shù)字信號(hào)量的。
2.3.3 信號(hào)處理方案
本系統(tǒng)利用CPLD芯片進(jìn)行信號(hào)處理。將經(jīng)過(guò)A/D轉(zhuǎn)換器轉(zhuǎn)換后的數(shù)字信號(hào)送入CPLD芯片,進(jìn)而根據(jù)已經(jīng)編好的程序(程序見(jiàn)附錄)處理溫度的數(shù)字信息,進(jìn)一步時(shí)時(shí)顯示室內(nèi)溫度和報(bào)警,達(dá)到時(shí)時(shí)監(jiān)控的目的。也就是說(shuō)采用CPLD芯片作為系統(tǒng)信號(hào)處理主控制器。
2.3.4 顯示部分方案比較
方案一:以前的電子工程師們進(jìn)行電子設(shè)計(jì)時(shí),大部分都使用單片機(jī)通過(guò)串口通信線TXD、RXD(P3.0、P3.1),再加移位寄存器74LS164來(lái)實(shí)現(xiàn)LED的顯示功能,如圖2-1所示。這樣一來(lái),使得每一個(gè)LED數(shù)碼管都需要一片74LS164,使得電路比較麻煩,并且與單片機(jī)接口的編程程序不易實(shí)現(xiàn),所以本課題放棄使用次方案。



                      RXD
TXD

圖2-1    通過(guò)串口通信線TXO 、RXD實(shí)現(xiàn)LED顯示功能
方案二:近年來(lái),國(guó)內(nèi)外有許多基于串行總線方式的LED顯示器接口芯片不斷出現(xiàn),這些芯片與另一種功能更強(qiáng)、速度更快的控制芯片連接,可實(shí)現(xiàn)以往單片機(jī)不能實(shí)現(xiàn)的多種功能,并且具有占用I/O口線少,進(jìn)行功能擴(kuò)展方便,使用起來(lái)十分容易等特點(diǎn),這就是用EDA技術(shù)來(lái)開(kāi)發(fā)的CPLD芯片,因此本系統(tǒng)選用此方案。
在選用CPLD芯片后,再選用3個(gè)共陰極的8段數(shù)碼顯示管(TOD5201AE)來(lái)實(shí)現(xiàn)動(dòng)態(tài)顯示,用CPLD已經(jīng)編好的程序來(lái)驅(qū)動(dòng)一片CD4511和一片74LS138就可以控制段碼和位選,以實(shí)現(xiàn)溫度顯示的功能。
2.3.5 系統(tǒng)報(bào)警方案設(shè)計(jì)
在設(shè)計(jì)開(kāi)始時(shí),想要的系統(tǒng)功能之一,是想讓在室溫達(dá)到并超過(guò)警戒溫度時(shí),系統(tǒng)可實(shí)現(xiàn)報(bào)警,給人以提示。在此,可用一個(gè)風(fēng)鳴器和一個(gè)三極管放大電路來(lái)實(shí)現(xiàn)報(bào)警功能。具體的電路分析,詳述見(jiàn)下文中。

3 系統(tǒng)整體硬件設(shè)計(jì)方案
3.1 系統(tǒng)工作原理流程
根據(jù)課題設(shè)計(jì)要求可知,該系統(tǒng)需要利用電壓型溫度傳感器采集室內(nèi)溫度,產(chǎn)生10mV/℃的電壓信號(hào),隨后,將該信號(hào)送入放大器進(jìn)行放大,再把此放大后的信號(hào)送給A/D轉(zhuǎn)換器進(jìn)行模數(shù)轉(zhuǎn)換,之后由CPLD芯片編程處理,即通過(guò)CPLD芯片編程設(shè)定上下限報(bào)警溫度,并顯示轉(zhuǎn)換后的室溫。具體流程圖如圖3-1所示。










圖3-1 系統(tǒng)流程圖
在溫度信號(hào)采集電路中采用方案三,使用線性成比例(10mV/℃)的電壓型溫度傳感器采集信號(hào),之后,將微弱電壓信號(hào)經(jīng)過(guò)整個(gè)硬件與軟件系統(tǒng)放大100倍后的電壓信號(hào)使其顯示就是室溫。首先,使采集到的電壓信號(hào)經(jīng)過(guò)放大電路放大十倍后送入A/D轉(zhuǎn)換器(ADC0804)。在此,將ADC0804的基準(zhǔn)電壓設(shè)為2.5V,由于它為8位轉(zhuǎn)換器,其內(nèi)部轉(zhuǎn)換關(guān)系將輸入信號(hào)擴(kuò)大50倍后,才將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)。之后,將轉(zhuǎn)換后的數(shù)字信號(hào)傳給CPLD芯片(EP1K100QC208-3),通過(guò)VHDL編程將擴(kuò)大了500倍的信號(hào)縮小5倍,即可將輸入的微弱電壓信號(hào)最終放大100倍,現(xiàn)在的電壓值便是室溫值。然后經(jīng)過(guò)設(shè)置的I/O口將數(shù)字信號(hào)傳送給74LS138譯碼器以及驅(qū)動(dòng)器CD4511和報(bào)警器,使LED八段數(shù)碼管動(dòng)態(tài)顯示室溫和實(shí)現(xiàn)報(bào)警,從而實(shí)現(xiàn)整個(gè)系統(tǒng)的設(shè)計(jì)功能。
3.2 傳感器及放大電路
3.2.1 電壓型溫度傳感器LM35D
如圖3-2所示,是一般傳感器的工作原理方框圖。





圖3-2 傳感器原理框圖
本系統(tǒng)的設(shè)計(jì)所用的傳感器為L(zhǎng)M35D,它是LM35系列的一種,是精密集成電路溫度傳感器,其輸出電壓與攝氏溫度線性成比例(10.0mV/℃),如圖3-3所示其關(guān)系[3]。
               U(V)


40
                 30
                 20
                 10
                    0   1   2   3   4   5                 T(℃)
圖3-3 傳感器溫度電壓關(guān)系曲線
因而LM35系列有優(yōu)于用開(kāi)爾文作為標(biāo)準(zhǔn)的線性溫度傳感器,在額定工作溫度范圍內(nèi)精度為±3/4℃。其密封適合用TO-46晶體管封裝,也適合用塑料TO-92晶體管封裝。其特性如下:
(1) 直接用攝氏溫度校準(zhǔn),線性+10.0mV/℃比例因數(shù);
(2) 在-55~+150℃額定范圍內(nèi)保證0.5℃精度(在+25℃時(shí));
(3) 適用于遙控設(shè)備,因晶體片微調(diào)而低費(fèi)用;
(4) 工作在4~30V,小于60μA漏泄電流,有較低自熱,在靜止空氣中0.08℃;
(5) 只有±1/4℃非線性值,低阻抗輸出,1mA負(fù)載時(shí)0.1Ω。
   LM35系列中的LM35D的工作電壓為4V~20V,故可直接用溫控電路的電源,但要加一個(gè)隔離二極管及平滑電容C。LM35D測(cè)溫范圍0℃~100℃,輸出電壓直接與攝氏溫度成比例,靈敏度為10mV/℃。將其輸出電壓接2V直流電壓擋數(shù)字萬(wàn)用表,可讀出的分辨率為0.1℃的溫度讀數(shù)。例如:室內(nèi)溫度是28.7℃,那么其轉(zhuǎn)換關(guān)系是
                        28.7℃×10 mV/℃=287mV                        (3.1)
則表上的讀數(shù)就為287mV,即反映室內(nèi)溫度:28.7℃。
集成溫度傳感器LM35D是把測(cè)溫傳感器與放大電路做在一個(gè)硅片上,形成一個(gè)集成溫度傳感器,它的外形與封裝如下圖(見(jiàn)圖3-4)。
LM35D是一種輸出電壓與攝氏溫度成正比例的溫度傳感器,精度為±1℃。最大線性誤差為±0.5℃,靜態(tài)電流為80uA。該器件如塑封三極管(TO-92)。該溫度傳感器最大的特點(diǎn)是使用時(shí)無(wú)需外圍元件,也無(wú)需調(diào)試和較正(標(biāo)定)。如下圖所示(圖3-5)是LM35D的典型測(cè)溫電路及其轉(zhuǎn)換電路的接口電路。
圖3-5  LM35D的典型測(cè)溫電路及與轉(zhuǎn)換電路接口
  在圖3-5中,經(jīng)LM35D輸出端輸出的信號(hào)經(jīng)過(guò)了由75 的電阻和1uF的電容構(gòu)成的積分濾波網(wǎng)絡(luò),可濾除其他的雜質(zhì)信號(hào),使采集到的與溫度成比例(10mV/℃)的電壓信號(hào)更加穩(wěn)定,之后再將溫度信號(hào)經(jīng)過(guò)放大器送給ADC0804進(jìn)行轉(zhuǎn)換。
3.2.2 放大電路設(shè)計(jì)

圖3-6  系統(tǒng)的放大電路部分
如圖3-6所示,為系統(tǒng)的放大電路部分,電壓型溫度傳感器LM35D采集到的室溫為很微弱的模擬量。例如:若室溫為26℃,那么經(jīng)LM35D采集后得到的電壓信號(hào)為0.26 V,這樣一個(gè)微弱的電壓信號(hào),既不利于處理又容易產(chǎn)生誤差且不穩(wěn)定。所以我們需要將此信號(hào)在整個(gè)硬件系統(tǒng)和軟件系統(tǒng)中放大100倍(如前所述),之后將其送入驅(qū)動(dòng)電路,即可在LED數(shù)碼管上顯示室溫,達(dá)到目的。如圖所示,在放大電路中,取R6為1K是為了好計(jì)算放大倍數(shù),R5用20K的滑動(dòng)變阻器使這個(gè)0.26 V的微弱電壓信號(hào)可以在0--20的放大倍數(shù)范圍內(nèi)可調(diào),在此,將其放大10倍,因此需要將R5調(diào)至10K。這樣經(jīng)放大器OP07放大后從第6腳輸出的電壓信號(hào)就為放大十倍的2.6V。這樣就足以驅(qū)動(dòng)后面的電路進(jìn)行工作,達(dá)到系統(tǒng)設(shè)計(jì)的目的。
3.3 A/D轉(zhuǎn)換電路部分分析
3.3.1 A/D轉(zhuǎn)換器
隨著數(shù)字技術(shù),特別是計(jì)算機(jī)技術(shù)的飛速發(fā)展與普及,在現(xiàn)代控制、通信及檢測(cè)領(lǐng)域中,為提高系統(tǒng)的性能指標(biāo),對(duì)信號(hào)的處理無(wú)不廣泛的采用了數(shù)字計(jì)算機(jī)。但由于系統(tǒng)的實(shí)際對(duì)象往往都是一些模擬量(如溫度、壓力、位移、圖象等),所以要使計(jì)算機(jī)或數(shù)字儀表能識(shí)別和處理這些信號(hào),首先就必須將這些模擬信號(hào)轉(zhuǎn)變?yōu)閿?shù)字信號(hào),這樣就需要一種能將模擬信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)的電路——模數(shù)轉(zhuǎn)換器(A/D轉(zhuǎn)換器)。而為了將時(shí)間和幅值都連續(xù)的模擬信號(hào)轉(zhuǎn)化為時(shí)間和幅值都離散的數(shù)字信號(hào),一般要經(jīng)過(guò)四個(gè)過(guò)程[5],如圖3-7所示。





圖3-7  模數(shù)轉(zhuǎn)換流程
而在實(shí)際電路中,上述四個(gè)過(guò)程中有的是合并進(jìn)行的。例如,取樣和保持、量化和編碼,往往都是在轉(zhuǎn)化過(guò)程中同時(shí)實(shí)現(xiàn)的。具體介紹如下:
(1) 取樣與保持
取樣是將隨時(shí)間連續(xù)變化的模擬量轉(zhuǎn)換為時(shí)間離散的模擬量(這里要注意的是取樣以后信號(hào)依然是模擬量)。取樣的過(guò)程示意圖如圖3-8 所示。





圖3-8  取樣過(guò)程
圖中的傳輸門(mén)受取樣信號(hào)S(t)的控制,在S(t)的脈寬τ期間,傳輸門(mén)導(dǎo)通,輸出信號(hào)Vo(t)為輸入信號(hào)Vi(t),即Vo(t)=Vi(t),而在(Ts-τ)期間,傳輸門(mén)關(guān)閉,輸出信號(hào)Vo(t)=0?梢(jiàn),取樣就是在一個(gè)固定的時(shí)間點(diǎn)上采集一個(gè)模擬信號(hào)的具體值,而要將取樣得來(lái)的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)得經(jīng)過(guò)一段時(shí)間,所以有必要將取樣電路每次取得的信號(hào)通過(guò)保持電路保持一段時(shí)間,以便給后續(xù)的量化編碼提供一個(gè)穩(wěn)定值,即使用保持電路使整個(gè)系統(tǒng)更加協(xié)調(diào)穩(wěn)定。
(2) 量化與編碼
數(shù)字信號(hào)不僅在時(shí)間上是離散的,而且在幅值上也是不連續(xù)的。任何一個(gè)數(shù)字量的大小只能是某個(gè)規(guī)定的最小數(shù)量單位的整數(shù)倍。為了將模擬信號(hào)轉(zhuǎn)化為數(shù)字量,在A/D轉(zhuǎn)化過(guò)程中,還必須將取樣-保持電路的輸出電壓,按某種近似方式歸化到與之相應(yīng)的離散電平上。這一轉(zhuǎn)化過(guò)程稱(chēng)為數(shù)值量化,簡(jiǎn)稱(chēng)量化。量化后的數(shù)值最后還必須用某一個(gè)代碼表示出來(lái),這個(gè)過(guò)程就叫做編碼。經(jīng)編碼得到的代碼就是A/D轉(zhuǎn)換器的最后輸出量,就是表示模擬信號(hào)大小的數(shù)字信號(hào)量。
3.3.2 A/D轉(zhuǎn)換器的選擇
近年來(lái),A/D轉(zhuǎn)換器隨著半導(dǎo)體技術(shù)的不斷發(fā)展而日新月異,各種性能優(yōu)異的A/D轉(zhuǎn)換器層出不窮。早期的A/D轉(zhuǎn)換器與CPU接口一般采用并行總線方式,現(xiàn)在一些采用I2C、SPI 總線的新型A/D轉(zhuǎn)換器相繼被國(guó)外一些公司推出,極大地豐富了A/D轉(zhuǎn)換器的種類(lèi)。
A/D轉(zhuǎn)換器的位數(shù)與一個(gè)應(yīng)用系統(tǒng)前向通道中被測(cè)量對(duì)象的精度有關(guān)。一般情況下,由于客觀條件的影響,電路設(shè)計(jì)中A/D轉(zhuǎn)換器的分辨率要高于被測(cè)量對(duì)象的信號(hào)最低分辨率。假如,我們要測(cè)量一組電源電壓,其電壓的輸出范圍是0—10V,如要求精確到0.1V,即分辨率為0.1/10=1%,那么在實(shí)際應(yīng)用中我們選擇分辨率為1/256=0.4%的8位A/D轉(zhuǎn)換器便可滿足要求。當(dāng)然,A/D轉(zhuǎn)換器的位數(shù)越多,分辨率也就越高,但是成本也就隨之愈高。因此在實(shí)際電路的設(shè)計(jì)中,選擇A/D轉(zhuǎn)換器也不能一味強(qiáng)調(diào)位數(shù),應(yīng)該在滿足系統(tǒng)性能指標(biāo)的前提下,追求最高的性能價(jià)格比。
目前,被廣泛使用的A/D轉(zhuǎn)換器種類(lèi)很多,從接口協(xié)議上分為串行和并行兩種方式。串行接口的A/D轉(zhuǎn)換器占用較少的CPU外部I/O資源,主要采用的協(xié)議有SPI和I2C等方式,程序設(shè)計(jì)較并行接口略顯繁瑣,典型的芯片有TI公司的TLC2543\1543等等。并行接口的A/D轉(zhuǎn)換器芯片目前仍占多數(shù),流行的有ADC0804、ADC0809 、AD574等等。而本課題的設(shè)計(jì)使用的是ADC0804來(lái)完成模擬信號(hào)向數(shù)字信號(hào)轉(zhuǎn)變的。下面就來(lái)介紹A/D 轉(zhuǎn)換芯片的硬件設(shè)計(jì)方法。
3.3.3 A/D轉(zhuǎn)換電路

圖3-9  A/D轉(zhuǎn)換電路
如圖3-9 所示,是A/D轉(zhuǎn)換器ADC0804的硬件設(shè)計(jì)電路,其中ADC0804是逐次逼近型8位8通道A/D模數(shù)轉(zhuǎn)換器。它的主要技術(shù)指標(biāo)是:8位分辨率,±1/2LSB的轉(zhuǎn)換精度,轉(zhuǎn)換時(shí)間典型值為100us(時(shí)鐘頻率為640KHZ時(shí)),電源電壓為單電源5V。其引腳中DB0—DB7為8位數(shù)字信號(hào)輸出端(即轉(zhuǎn)換后的數(shù)字量),VCC為電源端,GND為接地端,VREF為參考電壓輸入端,CLK是時(shí)鐘信號(hào)輸入端,第6腳接的是放大器送出的溫度信號(hào)量。
信號(hào)從ADC0804的第6腳送入,R3與C3通過(guò)ADC0804的19腳(CLKR)接地與4腳(CLK)向內(nèi)部電路提供時(shí)鐘信號(hào),以給ADC0804一個(gè)正確的時(shí)序,使其正確工作。
如果從量程為0--100℃LM35D采集到最高溫度100℃,那么由于LM35D靈敏度為10mV/℃以及經(jīng)過(guò)放大器OP07后放大十倍,則傳到ADC0804輸入腳VI+的電壓信號(hào)為10V,再經(jīng)過(guò)ADC0804內(nèi)部的輸入電壓與基準(zhǔn)電壓的公式(如下)放大50倍(此50倍為數(shù)字量的50倍):
                                 (Ui/VREF*2)*256                        (3.2)                     
其中“*”符號(hào)表示乘的意思,Ui表示為輸入電壓,即VI+,VREF為ADC0804內(nèi)部設(shè)定的基準(zhǔn)電壓(隨時(shí)可以更改)。如下圖(圖3-10)是A/D轉(zhuǎn)換過(guò)程:

                 Ve
                 Vx


                      (1000)(0100)(0110)(0111)
                         t
                      圖3-10  A/D轉(zhuǎn)換過(guò)程原理圖                        
在硬件設(shè)計(jì)中,我們將基準(zhǔn)電壓(VREF)調(diào)至2.5V,將VI+=10V代入上公式則可得ADC0804的輸出為10V電壓的256/5≈50倍,將其送入電路的信息處理部分—CPLD芯片,再利用軟件的方法將結(jié)果除以5便可達(dá)到最終的放大目的,之后送入驅(qū)動(dòng)電路使其顯示出最大溫度為100℃。由于A/D轉(zhuǎn)換器的分辨率為1/256=0.4%,我們將最高溫度設(shè)為100℃的話,可得它的測(cè)量精度為100/256=0.4℃。那么如果將最高溫度設(shè)為50℃,我們可得它的溫度范圍為0--50℃,測(cè)量精度為50/256=0.2℃。為了提高精度,我們將最高報(bào)警溫度設(shè)為50℃。
還如前面的例子,如果室溫為26℃,那么經(jīng)放大電路放大后傳到ADC0804輸入角VI+的電壓信號(hào)為2.6V,將其代入上公式則可得ADC0804的輸出為2.6V電壓的256/5≈50倍的二進(jìn)制數(shù),將其送入系統(tǒng)的主控制器,我們?cè)倮密浖姆椒▽⒔Y(jié)果除以5便可得送入驅(qū)動(dòng)電路使其顯示出的溫度為26℃。在這個(gè)轉(zhuǎn)換電路中,ADC0804起著兩個(gè)作用,一是將模擬量轉(zhuǎn)換為二進(jìn)制的數(shù)字量,二是將此輸入信號(hào)在放大電路放大10倍后再放大50倍。
ADC0804由CPLD芯片預(yù)設(shè)控制端啟動(dòng),它與CPLD的接口電路工作的流程圖如圖3-11所示。
經(jīng)ADC0804轉(zhuǎn)換后的二進(jìn)制數(shù)字信號(hào)通過(guò)DB0---DB7端口傳CPLD芯片的預(yù)設(shè)輸入端,供后面編程控制,使其縮小5倍,然后顯示室溫。CS端為ADC0804的片選信號(hào)端,低電平有效。 、 分別為寫(xiě)、讀端,將其與CPLD芯片的寫(xiě)、讀端相連。INTR端為中斷口,當(dāng)其為高電平時(shí)表示轉(zhuǎn)換完成,之后,送中斷信號(hào)給單片機(jī),等待CPLD芯片發(fā)出信號(hào)接收轉(zhuǎn)換好的數(shù)據(jù)?梢(jiàn),在整個(gè)系統(tǒng)中,A/D轉(zhuǎn)換電路起著至關(guān)重要的作用。它的設(shè)計(jì)好壞直接影響著整個(gè)系統(tǒng)的工作性能。
















圖3-11  ADC0804工作流程圖
3.4 系統(tǒng)主控制器選擇
3.4.1 CPLD(FPGA)概述
集成電路的發(fā)展大大促進(jìn)了EDA的發(fā)展,從而使電路設(shè)計(jì)從傳統(tǒng)的“自上而下”的設(shè)計(jì)方法轉(zhuǎn)變?yōu)椤白韵露稀钡脑O(shè)計(jì)方法。設(shè)計(jì)師們都希望自己設(shè)計(jì)的芯片能夠反映自己的思想,并且能夠及時(shí)的投入生產(chǎn)使用,這都有益于可編程邏輯器件(PLD)的出現(xiàn)。
現(xiàn)在應(yīng)用最廣泛的PLD主要是現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA,F(xiàn)ield programmable Gate Array)和復(fù)雜可編程邏輯器件(CPLD,Complex Programmable Logic Device)[7]~[9]。
可編程邏輯器件(PLD,Programmable Logic Device)是ASIC的一個(gè)重要分支,其發(fā)展歷程大致經(jīng)歷了以下幾個(gè)階段:
(1) 20世紀(jì)70年代,熔絲編程的PROM和PLA器件是最早的可編程邏輯器件。
(2)         20世紀(jì)70年代末,對(duì)PLA進(jìn)行了改進(jìn),AMD公司推出PAL器件。
(3)         20世紀(jì)80年代初,Lattice公司發(fā)明電可擦寫(xiě)的,比PAL使用更靈活的GAL器件。
(4)         20世紀(jì)80年代中期,Xilinx公司提出現(xiàn)場(chǎng)可編程概念,同時(shí)生產(chǎn)出世界上第一塊
    FPGA芯片,并且,Altera公司推出EPLD器件,較之Gal器件具有更高的集成度,可用電或紫外線擦除。
(5)         20世紀(jì)80年代末,Lattice公司又提出系統(tǒng)可編程技術(shù),推出一系列具備系統(tǒng)可編
程能力的CPLD器件,能實(shí)現(xiàn)更復(fù)雜的邏輯功能。
(6) 20世紀(jì)90年代,可編程邏輯集成電路技術(shù)進(jìn)入飛速發(fā)展時(shí)期,器件的可用邏輯門(mén)超過(guò)百萬(wàn)門(mén),并出現(xiàn)了內(nèi)嵌發(fā)展功能模塊(如加法器、乘法器、RAM、CPU核、DSP核、PLL等)的SOPC。
總的說(shuō)來(lái),PLD器件是廠家作為一種通用型器件生產(chǎn)的半定制電路,用戶可通過(guò)對(duì)器件編程實(shí)現(xiàn)所需要的邏輯功能。并且它是一種用戶可配置的邏輯器件,其成本比較底,使用靈活,設(shè)計(jì)周期短,而且可靠性高,風(fēng)險(xiǎn)小,因而很快得到普及應(yīng)用,發(fā)展非成迅速。從20世紀(jì)70年代發(fā)展到現(xiàn)在,PLD已經(jīng)在各個(gè)方面的工藝上取得了突破和不斷發(fā)展。經(jīng)歷了從PROM、PLA、PAL、GAL到CPLD(FPGA)、ispLSI等高密度的PLD發(fā)展過(guò)程。其中PAL和GAL都所于簡(jiǎn)單的PLD,它們結(jié)構(gòu)簡(jiǎn)單,設(shè)計(jì)靈活,對(duì)開(kāi)發(fā)軟件的要求低,但是規(guī)模都很小,難以實(shí)現(xiàn)復(fù)雜的邏輯功能,所以隨著技術(shù)的發(fā)展,種種弊端也暴露出來(lái),因此,CPLD等一系列的復(fù)雜PLD迅速的發(fā)展起來(lái),并向著高密度,高速度,低功耗以及結(jié)構(gòu)體系更靈活、通用范圍更廣的方向發(fā)展。
復(fù)雜可編程邏輯器件(CPLD,復(fù)雜PLD。統(tǒng)稱(chēng)將集成度達(dá)到一定程度的PLD器件叫做CPLD。),是20世紀(jì)80年代末Lattice公司提出的在線可編程(isp,In system programmability)技術(shù)以后,于20世紀(jì)90年代初出現(xiàn)的。它是在EPLD的基礎(chǔ)上,采用E2CMOS工藝制作發(fā)展起來(lái)的。與EPLD相比,它增加了內(nèi)部連線,對(duì)邏輯宏單元和I/O口都有重大的改進(jìn)。CPLD至少包括三個(gè)部分:可編程邏輯宏單元,可編程I/O單元和可編程內(nèi)部連線。典型的器件有Altera的MAX7000系列,Xilinx的7000和9500系列,Lattice的PLSI/ispLSI系列和AMD的MACH系列。
隨著數(shù)字邏輯系統(tǒng)功能復(fù)雜化程度的不斷加大,集成芯片正朝著超大規(guī)模、高密度的方向發(fā)展。與此同時(shí),人們發(fā)現(xiàn)一個(gè)超大規(guī)模的數(shù)字時(shí)序系統(tǒng)芯片在工作時(shí)從時(shí)間軸上來(lái)看,并不是每一瞬間系統(tǒng)的各個(gè)部分都在工作,而系統(tǒng)是各個(gè)局部模塊功能在時(shí)間鏈上的總成。同時(shí)還發(fā)現(xiàn),基于SRAM編程的CPLD/FPGA可以在外部邏輯的控制下,通過(guò)存儲(chǔ)于存儲(chǔ)器中不同的目標(biāo)系統(tǒng)數(shù)據(jù)的重新下載,來(lái)實(shí)現(xiàn)芯片邏輯功能的改變。正是基于這個(gè)稱(chēng)之為靜態(tài)系統(tǒng)重構(gòu)的技術(shù),有人設(shè)想利用芯片的這種分時(shí)復(fù)用特性,用較小規(guī)模的CPLD(或FPGA)芯片來(lái)實(shí)現(xiàn)更大規(guī)模的數(shù)字時(shí)序系統(tǒng)。在研究過(guò)程中人們卻發(fā)現(xiàn)常規(guī)的SRAM的CPLD只能實(shí)現(xiàn)靜態(tài)系統(tǒng)重構(gòu)。因?yàn)樵撔酒δ艿闹匦屡渲么蠹s需要數(shù)毫秒到數(shù)十毫秒量級(jí)的時(shí)間;而在重新配置數(shù)據(jù)的過(guò)程中,舊的邏輯功能失去,新的邏輯功能尚未建立,電路邏輯在時(shí)間軸上斷裂,系統(tǒng)功能無(wú)法動(dòng)態(tài)連接。要實(shí)現(xiàn)高速的動(dòng)態(tài)重構(gòu),要求芯片功能的重新配置時(shí)間縮短到納秒量級(jí),這就需要對(duì)CPLD的內(nèi)部組成結(jié)構(gòu)進(jìn)行革新。
在早期的CPLD中,由結(jié)構(gòu)相同的邏輯陣列組成宏單元模塊。對(duì)一個(gè)邏輯陣列單元來(lái)說(shuō),輸入項(xiàng)由專(zhuān)用的輸入端和I/O端組成,來(lái)自I/O端口輸入項(xiàng),可通過(guò)I/O結(jié)構(gòu)控制模塊的反饋選擇,也可以由I/O端直接輸入,也可以是本單元輸出的內(nèi)部反饋。所有的輸出項(xiàng)都經(jīng)過(guò)緩沖器驅(qū)動(dòng),并輸出其輸入的原碼及補(bǔ)碼。可以看出,早期CPLD中的邏輯陣列結(jié)構(gòu)與PAL、GAL中的結(jié)構(gòu)極為類(lèi)似,只是用EPROM單元取代了PAL中的熔絲和GAL中的EEPROM單元。和GAL一樣,CPLD可實(shí)現(xiàn)擦除和再編程功能。在基本結(jié)構(gòu)中,每個(gè)或門(mén)有8個(gè)固定乘積項(xiàng),也就是說(shuō)邏輯陣列單元中的或門(mén)陣列是固定的、不可編程的,當(dāng)遇到復(fù)雜的組合邏輯時(shí),需要的乘積項(xiàng)可能超過(guò)8個(gè),這就要用兩個(gè)或多個(gè)邏輯單元來(lái)實(shí)現(xiàn),致使器件的利用率不高。為此,目前的CPLD在邏輯陣列單元結(jié)構(gòu)方面做了很大的改進(jìn),主要表現(xiàn)在以下兩個(gè)方面:
(1) 乘積項(xiàng)數(shù)目不同的邏輯陣列單元
  對(duì)于復(fù)雜的邏輯器件來(lái)說(shuō),邏輯函數(shù)往往需要附加乘積項(xiàng)。以便利用其他宏單元以提供以提供所需的邏輯資源,還可以利用其結(jié)構(gòu)中具有的共享和并聯(lián)擴(kuò)展乘積項(xiàng)。達(dá)到盡可能的少占資源,并且盡可能的加快工作速度的目的。
(2) 具有兩個(gè)或項(xiàng)輸出的邏輯陣列單元
每個(gè)邏輯陣列單元可以共享相鄰單元中的乘積項(xiàng),也可以使本單元中的兩個(gè)或項(xiàng)都可用于相鄰的兩個(gè)單元中,這樣,既提高了器件內(nèi)部各單元的利用率,又可實(shí)現(xiàn)更為復(fù)雜的邏輯功能。
CPLD的I/O口控制模塊,根據(jù)器件的類(lèi)型和功能的不同,可有各種不同的結(jié)構(gòu)形式,但基本上每個(gè)模塊都由輸出極性轉(zhuǎn)換電路、觸發(fā)器和輸出三態(tài)緩沖器三部分及于它們相關(guān)的選擇電路組成。各個(gè)生產(chǎn)廠家可以根據(jù)不同的用途和使用對(duì)象的不同進(jìn)行選擇生產(chǎn),以求達(dá)到最佳的生產(chǎn)和使用目的。
3.4.2 CPLD芯片簡(jiǎn)介及器件選擇
CPLD(或FPGA)的主要生產(chǎn)廠家是Altera公司、Xilinx、Lattice等,各自都有自己的產(chǎn)品特點(diǎn)。
(1) Altera公司CPLD的系列型號(hào)
Altera公司多年來(lái)一直在PLD行業(yè)保持著領(lǐng)先地位,并在我國(guó)有著較多的用戶,該公司的PLD器件具有高性能、高集程度、高性?xún)r(jià)比、低功耗等特點(diǎn)。主要型號(hào)有膠合(glue)邏輯類(lèi)的MAX系列,低價(jià)位的ACEX系列、高速FLEX系列、高密度的APEX系列等。而后來(lái)又推出的EPM系列和EPF系列的集程度更是大大提高,性能更加優(yōu)越。
在眾多的產(chǎn)品系列中,Altera公司推出的新型低成本CPLD器件—ACEX系列的主要特點(diǎn)為:密度范圍大,從1萬(wàn)到10萬(wàn)門(mén)(56,000到257,000系統(tǒng)門(mén));配備鎖相環(huán)(PLL)技術(shù),與64位、66MHZ的PCI兼容;產(chǎn)品系列從原1.8v擴(kuò)展至2.5v;提供系統(tǒng)速度超過(guò)115MHZ的高性能功能。所以,ACEX系列是許多設(shè)計(jì)者進(jìn)行設(shè)計(jì)的優(yōu)選器件。
(2) Xilinx公司CPLD的系列型號(hào)
Xilinx公司是在1985年首次推出CPLD器件的,隨后不斷的推出新的集程度更高、速度更快、價(jià)格更低的CPLD器件。其主要的CPLD器件以CoonRunner和XC9500兩大系列為代表。其中XC9500系列被廣泛應(yīng)用于通信、網(wǎng)絡(luò)和計(jì)算機(jī)等產(chǎn)品中。該系列器件采用快閃存技術(shù),比E2CMOS技術(shù)工藝的速度更快,功耗更低。目前,Xilinx公司XC9500系列CPLD的tPD可達(dá)4ns,宏單元數(shù)可達(dá)288個(gè),系統(tǒng)時(shí)鐘可達(dá)200MHZ。XC9500系列器件支持PCI總線規(guī)范和JTAG邊界掃描測(cè)試功能,具有在系統(tǒng)可編程(isp)能力。該系列有XC9500、XC9500XV和XC9500XL三種類(lèi)型,內(nèi)核電壓分別為5V、2.5V、3.3V,也就如前所說(shuō),其功耗很低。
(3) Lattice公司CPLD的系列型號(hào)
Lattice公司是最早推出PLD器件的公司,20世紀(jì)90年代以來(lái),Lattice公司首先發(fā)明了isp技術(shù),并將E2CMOS與isp技術(shù)相結(jié)合,使CPLD的應(yīng)用領(lǐng)域有了巨大的發(fā)展。其產(chǎn)品主要有ispLSI、ispMACH等系列。集程度在1萬(wàn)門(mén)到2.5萬(wàn)門(mén)之間。工作電壓在3.3V,而其I/O口引腳可兼容5V、3.3V和2.5V等接口標(biāo)準(zhǔn)?捎糜诟呶坏臄(shù)字系統(tǒng)中,準(zhǔn)確率很高。
其中ispLSI系列器件又分為四個(gè)系列:ispLSI1000系列、ispLSI2000系列、ispLSI6000系列和ispLSI8000系列。都可以滿足復(fù)雜程度很高的邏輯功能設(shè)計(jì)。
根據(jù)以上所述,各個(gè)廠家生產(chǎn)的CPLD芯片可謂各有各的優(yōu)點(diǎn),功能都很齊全,而在本系統(tǒng)的設(shè)計(jì)中,對(duì)CPLD芯片的選擇是選用了Altera公司ACEX1K系列的EP1K100QC208-3。因?yàn)楸救嗽谄綍r(shí)的實(shí)踐訓(xùn)練中用的多數(shù)都是此芯片,有較多的關(guān)于EP1K100QC208-3的資料可以查詢(xún),對(duì)EP1K100QC208-3的大多性能都有了一定的了解,用起來(lái)可以得心應(yīng)手,并且與其他的CPLD芯片比起來(lái),EP1K100QC208-3這一型號(hào)的優(yōu)點(diǎn)也很多,功能也很強(qiáng)大,故選擇該器件。
3.4.3 EP1K100QC208-3簡(jiǎn)單介紹說(shuō)明
     EP1K100QC208-3(管腳圖見(jiàn)附錄2)是Altera公司生產(chǎn)的ACEX1K系列中的一個(gè)型號(hào)。它一共有208個(gè)管腳,其中I/O口有124個(gè),GNDIN有20個(gè),VCCIN有11個(gè),VCCIO有14個(gè),VCC_CLK和GND_CLK各有一個(gè),另外還有時(shí)鐘、數(shù)據(jù)輸入、專(zhuān)用程序下載口等一共是37個(gè)。在此芯片上有如此多的I/O口,其目的就是為了方便用戶可以任意定義信號(hào)的輸入輸出口,從而實(shí)現(xiàn)復(fù)雜的邏輯功能。這也是CPLD的復(fù)雜功能所在,更是EP1K100QC208-3的用途所在。
3.5 報(bào)警電路
圖3-12  報(bào)警電路
由于由CPLD芯片的預(yù)設(shè)輸出口發(fā)出的電壓信號(hào)非常微弱,因此,需要將其放大,才能帶動(dòng)蜂鳴器使其工作。R8用一個(gè)滑動(dòng)變阻器使這個(gè)電壓信號(hào)的放大倍數(shù)可調(diào),此報(bào)警電路的輸入引腳由CPLD芯片輸出端給,我們?cè)谙到y(tǒng)中設(shè)的下限報(bào)警溫度為10℃,上限報(bào)警溫度為30℃。在軟件設(shè)計(jì)中,當(dāng)由ADC0804采集到的溫度超出10—50℃的范圍,令CPLD芯片的固定輸出口為“1”,則可實(shí)現(xiàn)蜂鳴器報(bào)警,如圖3-12所示。
3.6 譯碼、驅(qū)動(dòng)電路

圖3-13  譯碼、驅(qū)動(dòng)電路
如圖3-13中所示,譯碼器74LS138與共陰極LED數(shù)碼管驅(qū)動(dòng)器CD4511是由CPLD的輸出口控制的,其中,P1、P2、P3與譯碼器的輸入相接,C為高位,A為地位。對(duì)四個(gè)共陰極數(shù)碼管實(shí)現(xiàn)位選。在一個(gè)控制測(cè)試系統(tǒng)中,對(duì)共陰極LED顯示器的控制采用“接地方式”,即通過(guò)控制LED的“GND”引腳的電平高低來(lái)達(dá)到選通的目的,該引腳即通常所說(shuō)的位選線。例如:我們想要讓第三位數(shù)碼管工作,那么需要使L3的位選線接低電平來(lái)達(dá)到目的,也就是使譯碼器輸出中的Y3為0,其他為1。本系統(tǒng)中,我們采用動(dòng)態(tài)顯示方式,因此,需要不斷的片選,而共陰極LED顯示器的發(fā)光二極管負(fù)極接地,當(dāng)發(fā)光二極管的正極為高電平時(shí),發(fā)光二極管被點(diǎn)亮。這就需要用CD4511來(lái)驅(qū)動(dòng),例如:要顯示0字形時(shí),需要LED顯示器的8個(gè)發(fā)光二極管“a,b,c,d,e,f,g”七個(gè)字段中的“a,b,c,d,e,f”亮,那么,就需要使CD4511輸出中的A、B、C、D、E、F為高電平。這是CD4511芯片內(nèi)部已設(shè)定好的,表3-1為CD4511芯片內(nèi)部的二進(jìn)制與輸入與輸出的對(duì)應(yīng)關(guān)系列表。
表3-1  CD4511輸入輸出邏輯對(duì)應(yīng)關(guān)系
D  C  B  A        dp   G  F  E  D  C  B  A
    0  0  0  0        0   0  1  1  1  1  1  1
0  0  0  1        0   0  0  0  0  1  1  0
0  0  1  0        0   1  0  1  1  0  1  1
0  0  1  1        0   1  0  0  1  1  1  1
0  1  0  0        0   1  1  0  0  1  1  0
0  1  0  1        0   1  1  0  1  1  0  1
0  1  1  0        0   1  1  1  1  1  0  0
0  1  1  1        0   0  0  0  0  1  1  1
1  0  0  0        0   1  1  1  1  1  1  1
1  0  0  1        0   1  1  0  0  1  1  1













3.7 顯示電路(LED)   
3.7.1 數(shù)碼管的選擇
在一個(gè)控制應(yīng)用系統(tǒng)中,顯示是人機(jī)通道的重要組成部分。目前廣泛使用的顯示器件主要有LED(二極管顯示器)、LCD(液晶顯示器)和VFD(真空熒光管)等。LED顯示器造價(jià)低廉,與核心控制設(shè)備接口方便靈活,技術(shù)上易于實(shí)現(xiàn),但只能顯示阿拉伯?dāng)?shù)字和少數(shù)字符,通常用于對(duì)顯示要求不高的場(chǎng)合。LCD和VFD顯示器成本較高,但可以顯示包括漢字在內(nèi)的多種字符,甚至是復(fù)雜的圖形和曲線,并且耗電極省,可廣泛用于各種終端設(shè)備,如PDA、手機(jī)、觸摸屏等等。本文主要介紹LED顯示方式,及本系統(tǒng)的選擇顯示方式。
LED顯示器的基本結(jié)構(gòu)和原理:LED顯示器采用發(fā)光二極管顯示字段。一般的控制電路系統(tǒng)中經(jīng)常采用的是八段顯示器,即LED顯示器中有8個(gè)發(fā)光二極管,代表“a,b,c,d,e,f,g”七個(gè)字段和一小數(shù)點(diǎn)“dp ”。再者LED有共陰和共陽(yáng)兩種結(jié)構(gòu)。共陰極LED顯示器的發(fā)光二極管負(fù)極接地,當(dāng)發(fā)光二極管的正極為高電平時(shí),發(fā)光二極管被點(diǎn)亮。而共陽(yáng)極LED顯示器正好相反,發(fā)光二極管正極相連,當(dāng)二極管的負(fù)極為低電平時(shí),發(fā)光二極管被點(diǎn)亮。
在一個(gè)電子控制系統(tǒng)中,對(duì)共陰極LED顯示器的控制采用“接地方式”,即通過(guò)控制LED的“GND”引腳的電平高低來(lái)達(dá)到選通的目的,該引腳即通常所說(shuō)的位選線。共陽(yáng)極LED顯示器控制方式則相反。兩種控制方式中,共陰極LED控制方式受系統(tǒng)器件功耗限制,只能用在小尺寸的LED顯示器中。對(duì)于大尺寸LED顯示器的控制(如大屏幕計(jì)時(shí)器)一般使用共陽(yáng)極方式。
LED的顯示和接口方式:LED數(shù)碼管的顯示有靜態(tài)和動(dòng)態(tài)兩種方式。從接口上分又有并行和串行兩種,這要視接口和驅(qū)動(dòng)芯片而定。常用的并行LED接口芯片有8155、8255 以及鍵盤(pán)和顯示專(zhuān)用芯片8279等。而與并行方式相比,串行方式僅占用CPU少數(shù)幾根I/O口線便可實(shí)現(xiàn)LED顯示功能。在靜態(tài)顯示方式中,多個(gè)LED顯示器中的每一個(gè)段代碼都與一個(gè)獨(dú)立的8位并行口連接,公共端則根據(jù)LED的種類(lèi)(共陰或共陽(yáng))連接到“GND”或“VCC ”上。假如有四位靜態(tài)LED顯示電路中,那么每個(gè)LED的段代碼都要有獨(dú)立的并行8位I/O口線控制,可以在同一時(shí)間內(nèi)顯示不同的字符。靜態(tài)LED顯示方式的優(yōu)點(diǎn)是編程容易,但功耗大,占用CPU的I/O口線較多,成本也較高。因此在電子設(shè)計(jì)系統(tǒng)中較多使用的還是動(dòng)態(tài)顯示方式。所謂動(dòng)態(tài)顯示,實(shí)質(zhì)上就是各個(gè)不同的LED顯示器按照一定的順序輪流顯示。它利用了人眼的“視覺(jué)暫留現(xiàn)象”,只要多個(gè)LED顯示器的選通掃描速率足夠快,人眼就覺(jué)察不到數(shù)碼管的閃爍現(xiàn)象。在動(dòng)態(tài)掃描方式下,所有LED段選線并聯(lián)在一起,只由一個(gè)8位的I/O口控制,而各個(gè)LED的位選線則由另外一組I/O口控制。動(dòng)態(tài)LED顯示方式的優(yōu)點(diǎn)是功耗較低,占用CPU的I/O線少,外圍接口簡(jiǎn)單,所以本系統(tǒng)便是采用了動(dòng)態(tài)LED顯示方式。
3.7.2 顯示電路設(shè)計(jì)
由于測(cè)量室溫的精度為0.2℃,因此,顯示中會(huì)出現(xiàn)小數(shù)點(diǎn),在這里我們選用四個(gè)數(shù)碼管,第一個(gè)備用,因?yàn)楸鞠到y(tǒng)選用的測(cè)溫元件為L(zhǎng)M35D,測(cè)溫范圍為0~100℃,當(dāng)不需要很大精度時(shí),可以通過(guò)軟件將顯示范圍調(diào)到0~+100℃,也就是可以將上限報(bào)警溫度設(shè)置為100℃,這樣,顯示最高溫度再加上小數(shù)點(diǎn)后一位,就是四位顯示。為簡(jiǎn)單起見(jiàn),顯示電路中的第三個(gè)數(shù)碼管中的dp位我們可以將其接個(gè)200  的電阻之后接+5V電壓,這樣,當(dāng)片選L3時(shí),L3中的小數(shù)點(diǎn)便總是亮的。

4 程序控制
    對(duì)于一個(gè)電子控制系統(tǒng)來(lái)說(shuō),程序設(shè)計(jì)及其控制,對(duì)系統(tǒng)性能的優(yōu)劣和功能體現(xiàn)是相當(dāng)重要的。程序開(kāi)始的初始化,控制信號(hào)的輸入輸出及其時(shí)序的先后,以及系統(tǒng)邏輯功能在程序中體現(xiàn),都必須經(jīng)過(guò)非常嚴(yán)密思考,才能在程序上微妙不差的表現(xiàn)出來(lái),下面簡(jiǎn)單介紹一下本課題程序的設(shè)計(jì)思想和功能。
4.1 系統(tǒng)軟件介紹
對(duì)于一個(gè)控制系統(tǒng)來(lái)說(shuō),軟件部分就是其“思維”過(guò)程,就是其工作時(shí)序關(guān)系的體現(xiàn),并且規(guī)定該系統(tǒng)的功能實(shí)現(xiàn),而本設(shè)計(jì)的軟件部分主要用來(lái)實(shí)現(xiàn)的功能如下:
(1) 輸出信號(hào)控制ADC0804啟動(dòng);
(2) 將數(shù)字信號(hào)進(jìn)行BCD調(diào)整,輸出代表十進(jìn)制數(shù)的信號(hào);
(3) 設(shè)定測(cè)量溫度的上下限,超過(guò)此溫度報(bào)警;
(4) 調(diào)整系統(tǒng)的放大倍數(shù);
(5) 控制譯碼管及驅(qū)動(dòng)器實(shí)現(xiàn)數(shù)碼管動(dòng)態(tài)顯示;
4.2 總程序流程圖
利用程序軟件來(lái)完成對(duì)系統(tǒng)放大倍數(shù)的調(diào)整,并轉(zhuǎn)換數(shù)據(jù)值和判斷報(bào)警界限,實(shí)現(xiàn)系統(tǒng)功能。
A/D轉(zhuǎn)換器的始能端、轉(zhuǎn)換標(biāo)志、轉(zhuǎn)換結(jié)束標(biāo)志以及數(shù)據(jù)輸出始能端的信號(hào)(電壓的高低電平)都是由程序控制CPLD芯片給出的,并且經(jīng)程序設(shè)定標(biāo)準(zhǔn)來(lái)轉(zhuǎn)換數(shù)據(jù)和實(shí)現(xiàn)高低溫度報(bào)警。整體流程圖如圖4-1所示,


















圖4-1 總程序流程圖
4.3 程序[11]
本課題的程序編制,主要是針對(duì)模數(shù)轉(zhuǎn)換器ADC0804的控制和數(shù)據(jù)轉(zhuǎn)換后的判斷(也就是說(shuō)高低溫度的判斷和顯示數(shù)據(jù)的判斷)來(lái)進(jìn)行的。
根據(jù)ADC0804的工作特點(diǎn)和時(shí)序關(guān)系(如圖4-2所示),將其工作過(guò)程分為7個(gè)狀態(tài),即用狀態(tài)機(jī)的方式來(lái)實(shí)現(xiàn)完成對(duì)ADC0804的控制。比如:現(xiàn)在ADC0804正處在狀態(tài)一的工作模式,等系統(tǒng)程序判斷后,就會(huì)自動(dòng)轉(zhuǎn)換到狀態(tài)二的工作模式下進(jìn)而等待下一次判斷和轉(zhuǎn)換,如此反復(fù)工作,等到7個(gè)狀態(tài)重復(fù)一遍時(shí),程序就會(huì)控制CPLD芯片輸出轉(zhuǎn)換后的數(shù)字?jǐn)?shù)據(jù)給數(shù)碼管進(jìn)行顯示。與此同時(shí),轉(zhuǎn)換后的數(shù)據(jù)與程序設(shè)定的警戒溫度值進(jìn)行比較判斷,可實(shí)現(xiàn)報(bào)警。這整個(gè)過(guò)程就完成了系統(tǒng)的整個(gè)預(yù)設(shè)功能——時(shí)時(shí)顯示、高低溫度報(bào)警。主控程序見(jiàn)附錄1。

cs

WR

     INTR

     RD  
                   高阻
數(shù)據(jù)輸出                                              讀數(shù)

                       圖4-2 ADC0804工作時(shí)序圖
4.4 系統(tǒng)整體電路圖(見(jiàn)附錄3)
本系統(tǒng)的整體電路圖設(shè)計(jì)所依據(jù)的原理,在本文第二部分的第一小節(jié)有比較詳細(xì)的
介紹,此處就不再贅述了。但是,值得一提的,就是系統(tǒng)在工作時(shí)一定要注意它的時(shí)序關(guān)系,錯(cuò)誤的時(shí)序不但不會(huì)出結(jié)果,更甚至在有時(shí)會(huì)毀掉真?zhèn)系統(tǒng)。所以,在工作前,一定要對(duì)ADC0804的工作特性有比較深的了解,才能使系統(tǒng)的工作性能既可靠有安全。

5 開(kāi)發(fā)環(huán)境及程序下載
5.1 開(kāi)發(fā)環(huán)境
針對(duì)目前電子設(shè)計(jì)領(lǐng)域的CPLD(FPGA)的應(yīng)用,各個(gè)芯片生產(chǎn)廠家都開(kāi)發(fā)了不同的開(kāi)發(fā)仿真軟件,即開(kāi)發(fā)環(huán)境各有各的不同。而針對(duì)本系統(tǒng)應(yīng)用的具體芯片(EP1K100QC208-3)的開(kāi)發(fā)環(huán)境,是Altera公司開(kāi)發(fā)的MAX+plusII系列軟件,其全稱(chēng)為Multiple Array Matrix and Programmable Logic User System[12]。它具有原理圖輸入和文本輸入兩種輸入手段,利用該工具配備的編輯、編譯、仿真、綜合和芯片編程等功能,將設(shè)計(jì)的電路圖或電路描述程序變成基本的邏輯單元寫(xiě)入到可編程的芯片中(本系統(tǒng)是EP1K100QC208-3),做成ASIC芯片,可實(shí)現(xiàn)預(yù)期功能。其特點(diǎn)有以下幾點(diǎn):
(1) 可在多種平臺(tái)下運(yùn)行?苫赪indows NT3.51、Windows98或Windows2000操作系統(tǒng)下運(yùn)行,也可在Sun SPAC Stations、HP9000Series 700/800等工作站上運(yùn)行。
(2) 提供了與結(jié)構(gòu)無(wú)關(guān)的設(shè)計(jì)環(huán)境。可加快動(dòng)態(tài)調(diào)試,縮短開(kāi)發(fā)周期。
(3) 可與其他工業(yè)標(biāo)準(zhǔn)的EDA設(shè)計(jì)工具相連接。
(4) MAX plusII提供豐富的庫(kù)單元供使用者調(diào)用,可以減輕工作者的設(shè)計(jì)負(fù)擔(dān),也可以縮短設(shè)計(jì)周期。
總之,MAX plusII集成了可編程邏輯器件的設(shè)計(jì)環(huán)境,提供了靈活和高效的界面,能夠是設(shè)計(jì)者輕松的掌握和使用該軟件,完成復(fù)雜邏輯功能的設(shè)計(jì)。
5.2 程序下載
   程序的下載大體分為系統(tǒng)自帶功能下載和外加軟件下載兩種,下面分別進(jìn)行介紹。
5.2.1 系統(tǒng)下載
在程序編好,并且編譯、仿真正確的前提下,我們可以點(diǎn)擊MAX plusII子菜單中的Programmer選項(xiàng)來(lái)啟動(dòng)編程器,即可完成下載,進(jìn)行調(diào)試。值得注意的是,如果Programmer是第一次啟動(dòng)使用,那么就會(huì)出現(xiàn)如下圖5-1所示的對(duì)話框,
圖5-1 下載設(shè)置
提示用戶對(duì)下載線進(jìn)行設(shè)置。
當(dāng)設(shè)置好下載線后,就會(huì)出現(xiàn)Programmer的對(duì)話框窗口(如圖5-2所示)。此時(shí)單擊Programmer選項(xiàng)。就可以將生成的器件文件燒錄到系統(tǒng)所選的器件中了。在此系統(tǒng)設(shè)計(jì)中,主要用到的就是此種設(shè)計(jì)方法。
                     圖5-2  Programmer界面
5.2.2 外加軟件下載
此方法的硬件連接方式與上述方法的連接方式大致相同,不同的只是用MAX plusII系統(tǒng)以外的另一個(gè)下載程序進(jìn)行下載操作。
在此方法中,設(shè)計(jì)者可以對(duì)下載的目標(biāo)程序文件和目的器件,以及管腳的分配進(jìn)行鎖定,以求得最佳的下載效果。因?yàn)榇朔椒ㄔ诖苏n題設(shè)計(jì)中不用,且操作比較簡(jiǎn)單,設(shè)計(jì)者可以很快的掌握,此處不再贅述。
以上這兩種下載程序的方法所用到的硬件設(shè)備基本是一樣的,都用到指定的下載線將程序下載到指定的芯片中,實(shí)現(xiàn)功能。但是對(duì)下載線的要求也是很高的,其長(zhǎng)度一般不超過(guò)30厘米,因?yàn)榫嚯x過(guò)大會(huì)產(chǎn)生串行干擾,也就是我們所說(shuō)的串?dāng)_。一但有串?dāng)_現(xiàn)象伴隨下載過(guò)程,也就是說(shuō)下載到芯片里的程序是錯(cuò)誤的,甚至是致命的(對(duì)于系統(tǒng)來(lái)說(shuō))。那么,如果我們運(yùn)行程序,就會(huì)產(chǎn)生意想不到的后果,其造成的損壞不亞于時(shí)序錯(cuò)誤對(duì)系統(tǒng)所造成的損壞。還有一點(diǎn)值得一提的,是下載過(guò)程中不益中斷,此也是為了避免上述的問(wèn)題。
以上提到的幾點(diǎn)注意事項(xiàng),在本次設(shè)計(jì)中,都已經(jīng)盡量的克服和避免到了最小值,以便系統(tǒng)可以實(shí)現(xiàn)最優(yōu)的功能。如圖5-3所示為下載線電路圖。其中,器件244是一緩沖器,也起到了克服串行干擾的作用。
圖a  總下載線
圖b  下載線與芯片連接
圖5-3 下載線原理圖
如圖a中左邊的20端口是與計(jì)算機(jī)并口相連的,圖b的10端口與指定芯片相連。                  
依照原理圖,將固定器件連接好,啟動(dòng)運(yùn)行下載的外加程序,即可將指定程序下載到EP1K100QC208-3器件中。如果有需要可在外部加一個(gè)閃存,以保證程序的固定。

6 系統(tǒng)測(cè)試及數(shù)據(jù)記錄
測(cè)試原理是系統(tǒng)測(cè)試活動(dòng)的理論基礎(chǔ),測(cè)試方法是測(cè)試原理的實(shí)際應(yīng)用和獲得測(cè)試數(shù)據(jù)的手段。測(cè)試主要依據(jù)的是本系統(tǒng)的技術(shù)指標(biāo),是對(duì)系統(tǒng)整體功能和性能的綜合測(cè)試與評(píng)估。
6.1 軟件測(cè)試
基于軟件的共性,對(duì)于軟件的測(cè)試遵循一般軟件的測(cè)試原理和方法。而針對(duì)本軟件的特性,則應(yīng)用合適的測(cè)試方法,主要是從功能和時(shí)序兩個(gè)方面進(jìn)行測(cè)試仿真的。
6.1.1 功能仿真
所謂功能,最簡(jiǎn)單的說(shuō),就是程序要起的作用。它能起什么作用,就是可實(shí)現(xiàn)什么功能。我們可以通過(guò)觀察功能仿真的最后結(jié)果,來(lái)分析系統(tǒng)設(shè)計(jì)的不足[13],還可以發(fā)覺(jué)錯(cuò)誤的地方,以求得最完美的系統(tǒng)功能。如圖6-1所示,為本系統(tǒng)的功能仿真結(jié)果。



圖6-1  功能仿真圖
   6.1.2 時(shí)序仿真
    系統(tǒng)的時(shí)序是說(shuō)系統(tǒng)實(shí)現(xiàn)功能的先后順序,只有有一個(gè)良好的、有條不紊的工作次序,系統(tǒng)的功能才能很好得以體現(xiàn),才能實(shí)現(xiàn)與預(yù)期功能最吻合的效果。如下圖6-2所示,為系統(tǒng)的時(shí)序功能仿真圖。
圖6-2  時(shí)序仿真圖
從圖中可以很清楚的觀察到系統(tǒng)各個(gè)變量的時(shí)序關(guān)系,以及系統(tǒng)功能的各個(gè)可能值。這一步,是我們將程序下載到指定器件前的最后一步,通過(guò)觀察分析此波形,發(fā)現(xiàn)并且即使排除錯(cuò)誤,以使系統(tǒng)正?煽康倪\(yùn)行。
6.2 硬件測(cè)試及仿真
在仿真測(cè)試無(wú)誤后,將程序下載到EPM1K100QC208-3中,對(duì)實(shí)際的系統(tǒng)電路板進(jìn)行測(cè)試。
在這一過(guò)程中主要用到的器件有:電源和萬(wàn)用表等,并根據(jù)系統(tǒng)整體設(shè)計(jì)的原理圖進(jìn)行有關(guān)測(cè)量。
6.3 系統(tǒng)數(shù)據(jù)記錄
對(duì)于任何一個(gè)系統(tǒng)來(lái)說(shuō),表征其性能好壞優(yōu)劣的最重要的指標(biāo)就是系統(tǒng)測(cè)試的數(shù)據(jù)。根據(jù)設(shè)計(jì)方案分析其理論值,再經(jīng)過(guò)測(cè)試得到實(shí)際數(shù)據(jù)。將兩者進(jìn)行對(duì)比,分析實(shí)際的誤差,就可以得到系統(tǒng)的穩(wěn)定性和可靠性指標(biāo)。如表6-1是實(shí)際的測(cè)試結(jié)果。
項(xiàng)目
第一次        第二次        第三次
室溫        28℃        32℃        38℃
顯示        28℃        32℃        38℃

表6-1 測(cè)試結(jié)果
         顯示(℃)

              38
              32
              28                                       



0    28    32     38                 室溫(℃)
                       圖 6-1 測(cè)試顯示溫度對(duì)照表
在上述表(表6-1)中,第三次測(cè)試的溫度超過(guò)了警戒溫度,所以在硬件測(cè)試中則可以實(shí)現(xiàn)報(bào)警,即系統(tǒng)設(shè)計(jì)正確。圖6-1是測(cè)試值與顯示值的對(duì)比曲線,從圖中可以看到其兩者不是純正比的關(guān)系,其原因有很多,最主要的可能是系統(tǒng)外的干擾以及硬件連接時(shí)造成的隱患干擾,此方面還有待進(jìn)一步的提高。
       
7 課題相關(guān)技術(shù)發(fā)展前景
目前,電子系統(tǒng)的EDA設(shè)計(jì)正從主要著眼于數(shù)字邏輯向模擬電路和數(shù);旌想娐返姆较虬l(fā)展。在硅集成電路制造工藝方面已進(jìn)入超深亞微米(VDSM,Very Deep Sun-Micro)階段,正在向0.05um發(fā)展?删幊踢壿嬈骷谄涞刃н壿嬮T(mén)數(shù)、工作電壓及時(shí)鐘頻率等 性能指標(biāo)上將有突破性進(jìn)展。其邏輯門(mén)可達(dá)到上百萬(wàn)個(gè),甚至更多。隨著芯片集成度的加大,單個(gè)芯片內(nèi)集成通用微控制器/微處理器、專(zhuān)用數(shù)字信號(hào)處理器核心、存儲(chǔ)器核心、嵌入式軟件/硬件、數(shù)字和模擬混合器件、RF處理器等,并且EDA與上述器件間的物理與功能的界限已日益模糊[15]。
再縱觀CPLD(FPGA)的發(fā)展歷程,展望未來(lái),可知該技術(shù)以及本系統(tǒng)的發(fā)展大致有兩個(gè)方向。其一,就是理論上有所突破,使現(xiàn)有的檢測(cè)方法(傳感器)更加精細(xì)化。在有很精確要求的科研條件下采用該類(lèi)型的儀器進(jìn)行科學(xué)研究,提高準(zhǔn)確度。其二,就是在實(shí)際應(yīng)用上有所發(fā)展。在以后的發(fā)展和生產(chǎn)中,可能有更高邏輯功能的器件開(kāi)發(fā)出來(lái),用戶只需要對(duì)外加的設(shè)備稍微加以改動(dòng),就可以實(shí)現(xiàn)復(fù)雜的邏輯功能。這對(duì)于企業(yè)的現(xiàn)代化改造有不可替代的作用。
綜上各方面所述,EDA技術(shù)將向廣度和深度兩個(gè)方向發(fā)展,EDA將會(huì)超越電子設(shè)計(jì)的范疇進(jìn)入其他領(lǐng)域,隨著基于EDA的SOC設(shè)計(jì)技術(shù)的發(fā)展,軟硬核功能庫(kù)的建立,IP復(fù)用,以及基于VHDL所謂自頂向下設(shè)計(jì)理念的確立,未來(lái)的電子系統(tǒng)的設(shè)計(jì)與規(guī)劃將不再是電子工程師門(mén)的專(zhuān)利。有專(zhuān)家認(rèn)為,21世紀(jì)將是EDA技術(shù)快速發(fā)展的時(shí)期,并且EDA技術(shù)將是對(duì)21世紀(jì)產(chǎn)生重大影響的十大技術(shù)之一。當(dāng)前,EDA的主要應(yīng)用方向?yàn)槲⒖刂破、ASIC和DSP等方面。

8 課題設(shè)計(jì)總結(jié)
畢業(yè)設(shè)計(jì)是學(xué)生即將完成學(xué)業(yè)的最后一個(gè)重要環(huán)節(jié),它既是對(duì)學(xué)校所學(xué)知識(shí)的全面總結(jié)和綜合應(yīng)用,又為今后走向社會(huì)的實(shí)際操作應(yīng)用鑄就了一個(gè)良好的開(kāi)端。所以在此有必要對(duì)這次的畢業(yè)設(shè)計(jì)作一個(gè)系統(tǒng)的總結(jié)。
這次畢業(yè)設(shè)計(jì),我選擇了實(shí)做的題目,這不僅是對(duì)我的一種鍛煉,也是對(duì)我大學(xué)四年所學(xué)知識(shí)的綜合檢查。從開(kāi)始設(shè)計(jì)到設(shè)計(jì)的完成,我感覺(jué)收獲很多,不僅在理論上有了很大的升華,并且還在實(shí)踐中鍛煉了自己。使自己成長(zhǎng)了許多。
本文首先對(duì)整個(gè)系統(tǒng)的工作原理和實(shí)現(xiàn)方法進(jìn)行了簡(jiǎn)單的介紹,給出了系統(tǒng)工作的整體框圖。在此基礎(chǔ)上,介紹了系統(tǒng)設(shè)計(jì)用到的各個(gè)模塊的功能特性,并進(jìn)性了方案比較,選擇出了最優(yōu)越的方案。在理論上對(duì)整個(gè)系統(tǒng)有一定了解的情況下,進(jìn)行了系統(tǒng)模塊的電路的設(shè)計(jì),充分利用各方面的資料,發(fā)揮我所學(xué)的特長(zhǎng)。設(shè)計(jì)出了以CPLD為核心,實(shí)現(xiàn)了與譯碼驅(qū)動(dòng)電路和顯示電路的相連接,并顯示室溫的工作狀態(tài),完成系統(tǒng)功能。
整個(gè)系統(tǒng)的開(kāi)發(fā)過(guò)程是曲折的,首先在硬件設(shè)計(jì)上,由于以前所學(xué)課程有一定的基礎(chǔ),我多方查閱資料,不斷的向老師、同學(xué)學(xué)習(xí)請(qǐng)教,以確保設(shè)計(jì)的電路系統(tǒng)完整,并能實(shí)現(xiàn)最完美的系統(tǒng)功能。經(jīng)過(guò)幾個(gè)月學(xué)習(xí),我設(shè)計(jì)出了各個(gè)部分的電路圖,并實(shí)現(xiàn)了電路圖的組合。經(jīng)過(guò)測(cè)試與修改,最終完善了硬件電路的設(shè)計(jì),并能夠比較理想的完成本次畢業(yè)設(shè)計(jì)功能——時(shí)時(shí)顯示和警戒報(bào)警。
對(duì)于軟件設(shè)計(jì),因?yàn)橐郧暗木幊探?jīng)驗(yàn)不夠,再加上對(duì)EPM1K100QC208-3這一芯片的了解不是很徹底,因此,在這方面花費(fèi)了很多的精力和時(shí)間。盡管過(guò)程很艱難,但是在真正意義上學(xué)到了知識(shí),為以后的工作和學(xué)習(xí)積累了寶貴的經(jīng)驗(yàn)。
在研制過(guò)程中注重先進(jìn)、適用的原則,注重科技與應(yīng)用結(jié)合,來(lái)用產(chǎn)、學(xué)、研結(jié)合,側(cè)重于科研技術(shù)轉(zhuǎn)化為生產(chǎn)力。本系統(tǒng)經(jīng)過(guò)了設(shè)計(jì)階段、開(kāi)發(fā)實(shí)現(xiàn)階段以及最后的應(yīng)用測(cè)試階段。經(jīng)過(guò)4個(gè)月的努力,核心問(wèn)題已經(jīng)全部解決,所有功能均已基本實(shí)現(xiàn),只是在通用性上還有待提高。這次畢業(yè)設(shè)計(jì)的經(jīng)歷使我對(duì)CPLD(FPGA)的一些特征、性能,以及應(yīng)用及原理有了深刻的了解,真正做到了學(xué)有所得、學(xué)有所用,可以說(shuō)獲益匪淺。
但是,總的說(shuō)來(lái),由于我在理論和實(shí)踐方面存在一定的不足,所以在設(shè)計(jì)思路和實(shí)現(xiàn)功能上難免有不足之處,請(qǐng)各位老師多多批評(píng)指正。




























參  考  文  獻(xiàn)

[1] 姜雪送,劉東升.硬件描述語(yǔ)言VHDL教程,第一版,西安交通大學(xué)大學(xué)出版社,2004年,         6~20頁(yè)
[2] 陳耀和.VHDL語(yǔ)言設(shè)計(jì)技術(shù),第一版,電子工業(yè)出版社,2004年,11~18頁(yè)
[3] 王化祥,張淑英.傳感器原理及應(yīng)用,第一版,天津大學(xué)出版社,2005年,3~9頁(yè)
[4][張磊,雷震.高速電路設(shè)計(jì)和信號(hào)完整分析,《集成電路設(shè)計(jì)》,2004年,第一期
[5] 康華光.電子技術(shù)基礎(chǔ)數(shù)字部分,第四版,高等教育出版社,2000年,402~420頁(yè)
[6] 杜振芳,梅陽(yáng).基于FPGA的高速信號(hào)發(fā)生器,《電子技術(shù)應(yīng)用》,2003年,第11期
[7] 潘松,黃繼業(yè).EDA技術(shù)與VHDL.,第一版,清華大學(xué)出版社,2005年,4~11頁(yè)
[8] 楊春玲.現(xiàn)代可編程邏輯器件及SOPC應(yīng)用設(shè)計(jì),第一版,哈爾濱工業(yè)大學(xué)出版社,2005年,      7~14頁(yè)
[9] 何希才,劉洪梅.新型通用集成電路實(shí)用技術(shù),第一版,國(guó)防工業(yè)出版社,1997年,6~8頁(yè)
[10] 劉常澍.?dāng)?shù)字邏輯電路,第一版,國(guó)防工業(yè)出版社,2002年
[11] 譚會(huì)生.EDA技術(shù)及應(yīng)用,第二版,西安電子科技大學(xué)出版社,2001年,129~147頁(yè)
[12] 黃任.VHDL入門(mén)•解惑•經(jīng)典實(shí)例•經(jīng)驗(yàn)總結(jié),第一版,北京航空航天大學(xué)出版社,2005年,67~78頁(yè)
[13] 金西.VHDL與復(fù)雜數(shù)字系統(tǒng)設(shè)計(jì),第一版,西安電子科技大學(xué)出版社,2003年,8~16頁(yè)
[14] 鄧素萍.串行通信RS232/RS485轉(zhuǎn)換器,《國(guó)外電子原器件》,2003年,第7期              
[15] 李國(guó)洪.可編程邏輯器件EDA技術(shù)與實(shí)踐,第一版,機(jī)械工業(yè)出版社,2004年,3~26頁(yè)
[16] Michael A. Miller. Data and Network Communications,第一版,科學(xué)出版社,2002年
[17] J.Bhasker著,徐振林譯..Verilog HDL硬件描述語(yǔ)言,第一版,電子工業(yè)出版社,2004年













致 謝

畢業(yè)設(shè)計(jì)是我大學(xué)學(xué)習(xí)生活的最后一項(xiàng)學(xué)習(xí)任務(wù),是對(duì)我大學(xué)四年學(xué)習(xí)的綜合考核。而也為了使我的綜合素質(zhì)技能可以有一個(gè)很大的提高,這次畢業(yè)設(shè)計(jì),我選擇了張建民教授所帶的這個(gè)比較具有實(shí)用性的有意思的課題——基于CPLD的室溫檢測(cè)電路設(shè)計(jì)。在為期兩個(gè)多月的畢業(yè)設(shè)計(jì)過(guò)程中,我不僅較為系統(tǒng)的復(fù)習(xí)了以前學(xué)的知識(shí),而且又學(xué)習(xí)了許多新知識(shí),使我的知識(shí)結(jié)構(gòu)更加系統(tǒng)化,也更加完善。同時(shí),也提高了我獨(dú)立分析問(wèn)題、解決問(wèn)題的能力。
本次畢業(yè)設(shè)計(jì)能夠順利地完成,首先要感謝我的指導(dǎo)老師張建民教授。張教授嚴(yán)謹(jǐn)?shù)闹螌W(xué)態(tài)度,深厚的學(xué)術(shù)造詣以及忘我的工作精神給我留下了深刻的印象。張教授的嚴(yán)格要求和孜孜不倦的教導(dǎo)是我完成這次畢業(yè)設(shè)計(jì)的重要保證,他給予了我很大的幫助和支持,在課題研究期間,張教授提供了很多指導(dǎo)性的意見(jiàn),對(duì)存在的問(wèn)題給予細(xì)心的分析并提出許多寶貴的意見(jiàn),使我受益匪淺。在此謹(jǐn)向?qū)煴硎局孕牡母兄x!同時(shí)我要感謝給予我?guī)椭椭С值纳嵊褌儯兄x在編程和程序調(diào)試過(guò)程中給我提供幫助的秦建川同學(xué),感謝電子工程系的老師為我們做畢業(yè)設(shè)計(jì)提供的各方面的幫助!
同時(shí),我要感謝我的母!旖蚬こ處煼秾W(xué)院,特別是在我即將踏上工作崗位時(shí),給了我這樣一個(gè)鍛煉、學(xué)習(xí)的機(jī)會(huì),使我加深了對(duì)以前知識(shí)的理解,拓寬了知識(shí)面,也提高了我對(duì)所學(xué)知識(shí)的綜合的應(yīng)用能力。
在整個(gè)設(shè)計(jì)制作過(guò)程當(dāng)中,我感覺(jué)收獲非常大,我獲得的不僅是理論上的收獲,還有實(shí)踐中的豐收,同時(shí)還有的就是同學(xué)們之間的合作精神。在此,祝愿我院日后蓬勃發(fā)展,成為一所獨(dú)具風(fēng)格的綜合性大學(xué)。祝愿母校的將來(lái)更美好!
最后,我要再一次感謝所有在此期間幫助過(guò)我的人,我衷心的祝福你們!
                                              通信0201  布冬冬
                                         2006年6月于天津工程師范學(xué)院                                          











附錄1 程序
A/D轉(zhuǎn)換控制程序
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
entity ADKONGZHI is
  port(d:in std_logic_vector(7 downto 0);
        rst:in std_logic;
        clk:in std_logic;
        eoc:in std_logic;
        ale:out std_logic;
        start:out std_logic;
        oe:out std_logic;
        adda:out std_logic;
        bcdout:out std_logic_vector(11 downto 0)
);
end entity SDKONGZHI;
architecture art of ADKONGZHI is
  type states is (st0,st1,st2,st3,st4,st5,st6);
  signal current_state,next_state:states;
signal regl:std_logic_vector(7 downto 0);
signal lock0,lock1:std_logic;
signal value:std_logic_vector(11 downto 0);
signal cen:std_logic;
signal ale0:std_logic;
signal start0:std_logic;
signal oe0:std_lognal;
begin
  statesystem:block is
    begin
      adda<=’1’;
      process(current_state,eoc)
case current_state is
        when st0 =>ale0<=’0’;start0<=’0’;oe0<=’0’;
                   lock0<=’0’;next_state<=st1;cen<=’0’;
        when st1 =>ale0<=’1’;start0<=’0’;oe0<=’0’;
                   lock0<=’0’;next_state<=st2;cen<=’0’;
        when st2 =>ale0<=’0’;start0<=’1’;oe0<=’0’;
                   lock0<=’0’;next_state<=st3;cen<=’0’;
        when st3 =>ale0<=’0’;start0<=’0’;oe0<=’0’;
                   lock0<=’0’;cen<=’0’;
                    if eoc=’1’ then next_state<=st3;
                       else next_state<=st4;
                    end if;
        when st4 =>ale0<=’0’;start0<=’0’;oe0<=’0’;
                   lock0<=’0’; cen<=’0’;
                    if eoc=’0’ then next_state<=st4;
                       else next_state<=st5;
                    end if;
        when st5=>ale0<=’0’;start0<=’0’;oe0<=’1’;
                   lock0<=’1’;next_state<=st6;cen<=’1’;
       when st6=>ale0<=’0’;start0<=’0’;oe0<=’1’;
                   lock0<=’1’;next_state<=st0;cen<=’0’;
       when others =>ale0<=’0’;start0<=’0’;oe0<=’1’;
                   lock0<=’0’;next_state<=st0;cen<=’0’;
      end case;
      end procsee;
   process(rst,clk)
    begin
     if rst=’1’ then current_state<=st0;
        elsif rising_edge(clk) then current_state<=next_state;
     end if;
   end process;
process(clk)
  begin
   if rising_edge(clk) then ale<=ale0;start<=start0;oe<=oe0;lock1<=lock1;
   end if;
end process;
process(lock1)
begin
  if rising_edge(lock) then regl<=d;
  end if;
end process;
  end block statesystem;
conversion:block is
  signal v:std_logic_vector(7 downto 0);
  signal hb,lb:std_logic_vector(11 downto 0);
  signal c30,c74,c118:std_logic;
  signal tempa,tempb,tempc:std_logic_vector(4 downto 0);
   begin
process(regl)
  begin
   v<=regl;
    case v(7 downto 4) is
      when “1111” =>hb<=”010010000000”;
      when “1110” =>hb<=”010001001000”;
      when “1101” =>hb<=”010000010110”;
      when “1100” =>hb<=”001110000100”;
      when “1011” =>hb<=”001101010010”;
      when “1010” =>hb<=”001100100000”;
      when “1001” =>hb<=”001010001000”;
      when “1000” =>hb<=”001001010110”;
      when “0111” =>hb<=”001000100100”;
      when “0110” =>hb<=”000110010010”;
      when “0101” =>hb<=”000101100000”;
      when “0100” =>hb<=”001001010000”;
      when “0011” =>hb<=”000010010110”;
      when “0010” =>hb<=”000001100010”;
      when “0001” =>hb<=”000000110010”;
      when   others =>hb<=”000000000000”;
    end case;
    case v(3 downto 0) is
      when “1111” =>lb<=”000000110000”;
      when “1110” =>lb<=”000000101000”;
      when “1101” =>lb<=”000000100110”;
      when “1100” =>lb<=”000000100100”;
          when “1011” =>lb<=”000000100010”;
          when “1010” =>lb<=”000000100000”;
          when “1001” =>lb<=”000000011000”;
          when “1000” =>lb<=”000000010110”;
          when “0111” =>lb<=”000000010100”;
          when “0110” =>lb<=”000000010010”;
          when “0101” =>lb<=”000000010000”;
          when “0100” =>lb<=”000000001000”;
          when “0011” =>lb<=”000000000110”;
          when “0010” =>lb<=”000000000100”;
          when “0001” =>lb<=”000000000010”;
          when   others =>lb<=”000000000000”;
         end case;
end process;
process(hb,lb cen)
  variable temp1,temp2,temp3:std_logic_vector(3 downto 0);
begin
if rising_edge(cen) then
   temp1:=hb(3 downto 0)+lb(3 downto 0);
  if temp1>”1001” then
    temp1:=temp1+”0110”;
    temp2:=hb(7 downto 4)+lb(7 downto 4)+’1’;
   if temp2>”1001” then
    temp2:=temp2+”0110”;
    temp3:=hb(11 downto 8)+lb(11 downto 8)+’1’;
   if temp3>”1001 then
     temp3:=temp3+”0110”;
   end if;
  else temp3:=hb(11 downto 8)+lb(11 downto 8);
   if temp3>”1001” then
    temp3:=temp3+”0110”;
   end if;
end if;
else
temp2 :=hb(7 downto 4)+lb(7 downto 4);
if temp2>”1001” then
temp2:=temp2+”0110”;
temp3:=hb(11 downto 8)+lb(11 downto 8)+’1’;
if temp3>”1001” then
   temp3:=temp3+”0110”;
end if;
else
temp3:=hb(11 downto 8)+lb(11 downto 8);
if temp3>”1001” then
   temp3:=temp3+”0110”;
end if;
           end if;
         end if;
end if;
value<=temp3&temp2&temp1;
end process;
bcdout<=value;
end block conversion;
end architecture;














附錄2  EP1K100QC208-3簡(jiǎn)單介紹說(shuō)明



附錄3 系統(tǒng)整體電路圖

附錄4 系統(tǒng)PCB板圖




                                英文資料及中文翻譯
                  Digital Communication System
For modern people, if you do not know “Digital Communication” or “Digital Signal”, it is seem to be outdated, even would be laughed as “a ignorant men” . well then ,what is the “Digital Communication” and what is the “Digital Signal” ? This text is to do an generalize in the way of brief and plain.
1、Why Digital?
Why are communication system,military and commercial alike,“going digital”?The primary advantage is the ease with which digital signals,compared with analog signals,are regenerated. Figure 1 illustrates an ideal binary digital pulse propagating along a transmission line. The shape of the waveform is affected by two basic mechanisms: (1) as all transmission lines and circuits have some nonideal frequence transfer function,there is a distorting effect on the ideal and pulse; and (2) unwanted electrical noise or other interference further distorts the pulse waveform. Both of these mechanisms cause the pulse shape to degrade as a function of line lenge,as shown in Figure 1. During the time that the transmitted pulse can still be reliably identified before it is degraded to an ambiguous state,the pulse is amplified by a digital amplifier that recovers its original ideal shape. The pulse is thus “rebor” or regenerated. Circuits that perform this function at regular intervals along a transmission system are called regenerative repeaters.
Distance 1   Distance 2    Dance 3    stance 4     Distance 5
Original   Some signal  Degraded  Signal is badly  Amplification
dstortiuon   dstortiuon   dstortiuon    degraded    regenerate pulse






                  Propagation distance               
Figure 1   Pulse degradation and regeneration
Digital circuit are less subject to distortion and interfernce than analog circuit . Becanse binary circuits opoerate in one of two states fully on fully of —to be meaningful,a disturbance must be large enough to change the circuit ooperating point from one state to the other. Such two-state operation facilitates signal regeneration and thus prevents noise and other disturbances from accumulating in transmission. Analog signals,however,are not two-state signals; they can take an infinite variety of shapes. With analog circuits,even a small disturbance can render the reproduced waveform unacceptably distorted. Once the analog signal is distorted,the distortion cannot be removed by amplification. Because accumulated noise is irrevocably bound to analog signals,they cannot be perfectly regenerated. With digital techniques,extremely low error rates produres high signal fidelity are possible through error detection and correction but similar procedures are not available with analog.
There are other important advantages to digital communications. Digital circuit are more reliable and can be produced at a lower cost than analog circuit . Also, digital hardwave lends itself to more flexble implementation than analog hardwave (e.g., microprocessor, digital switching, and large-scale integrated (LSI) circuit). The combing of digital signals using time-division multiplexing (TDM) is simpler than the combing of analog signals using frequcency-division multiplexing (FDM). Different types of digital signals (data, telegraph, telephone, television) can be treated as identical signals in transmission and switching ---a bit is a bit. Also, for convenient switching, digital messages can be handled in autonomous groups called packets. Digital techniques lend themselves naturally to signal processing functions that project against interferene and jamming,or that provide encryption and privacy. Also much data communication is from computer to computer, or from digital instruments or terminal to computer. Such digital terminations are naturally best served by digital communication links.
What are the costs associated with the beneficial attributes of digital cimmunication system? Digital system tend to be very signal-processing intensive compared with analog. Also, digital system need to allocate a significant share of their resources to the task of synchroniztion at various levels . With analog system , on the other hand , synchroniztion often is accomplished more easily. One disadvantage of a digital communication system is non-graceful degradation. When the signal-to-noise ratio drops below a certain threshold, the quality of service can change suddenly from very poor. In cintrast, most communication aystem degrade more gracefully.
2、Typical Blook Diagram and Transformations
  The function block diagram shown in Figure 2 illustrates the signal flow and the signal-processing steps through a typical digital communication system (DCS). This figure can serve as a kind of road map, guiding the reader through the chapter. The upper blocks --- format, source encode, encrypt, channel encode, multiplex ,pulse modulate, bandpass modulate, frequency spread, and multiple access-denote signal transformations from the source to the transmitter. The lower block denote signal transformations from the receiver to the sink, essentially reversing the signal processing steps performed by the upper blocks. The modulate and demodulate/detect blocks together are called a modern. The term “modern” often encompasses several of the signal processing steps shown in Figure 2 ; When this is the case, the modern can be though of as the “brain” of the system. The transmitter and receiver can be though of as the “muscles” of the system. For wireless applications, the transmitter and consists of a frequency up-conversion stage to a radio frequency (RF), a high-power amplifier(LNA). Frequency down-conversion is performed in the fornt end of the receiver and/or the demodulator.
Figure 2 illustrates a kind of reciprocity between the block in the upper transmitter part of the figure and those in the lower receiver part. The signal processing steps that take place in the transmitter are, for the most part, reversed in the reveiver. In Figure 2 , the input information source is converted to binary digits (bis); the bits are then grouped to from digital message or message.
Each such symbol (mi,where i=1,2,3,…,M) can be regarded as a memerber of finite alphabet set containing M members. Thus, for M=2, the message symbol mi is binary (meaning that it constitutes just a signal bit). Even though binary symbol fall within the general definition of M-ary, nevertheless the name M-ary is usually applied to those cases where M>2 ; hence, such symbol are each made up of a sequence of two or more bits. (Compare such a finite alphabet in a DCS with an analog system, where the message waveform is typically a member of an infinite set of possible waveform ). For system that use channel coding (error correction coding), a sequence of message symbol is denoted ui. Because a message symbol or a channel symbol can consist of a single bit or a group of bits, a sequence of such symbol is also described as a bit stream, as shown in Figure 2.
Consider the key signal processing block shown in Figure 2 , Only formatting, modulation, demodulation/detection, and synchronization are essential for a DCS. Formatting, transform the source information into bits, thus assuring compatibility between the information and the signal processing within the DCS. From this point in the figure up to the pulse-modulation block, the information remains in the form of a bit stream. Modulation is the process by which message symbols or channel symbols (when channel coding is used) are converted to waveforms that are compatible with the requirements imposed by the transmission channel . Pulse modulation is an essential step because each symbol to be transmitted must first be transformed from a binary representation (voltage levels representing binary ones and zeros) to a baseband waveform. The term baseband refers to a signal whose spectrum extends from (or near) dc up to some finite value, usually less than a few megahertz. The pulse-modulation block usually includes filtering
for minimizing the transmission bandwidth. When pulse modulation is applied to binary sym-


                                                      si(t)
                                               From other
                                                   sources




Digital
input    mi                              ui                     gi(t)



m(t)                                       u(t)
Z(t)



                                                 To other         
destination
r(t)




Figure 2  A typical digital communication system
bols, the resulting binary waveform is called a pulse-code modulation (PCM) waveform. There are several types of PCM waveform. In telephone applications, these waveforms are often called line codes. When pulse modulation is applied to nonbinary symbols, the resulting waveform is called an M- ary pulse modulation wave form. There are several types of such waveforms,where the one called pulse-amplitude modulation (PAM) is emphasized. After pulse modulation , each message symbol or channel symbol takes the form of a baseband waveform gi(t) , where i=1,2,3,…,M. In any electronic implementation, the bit stream, prior to pulse-modulation, is represented with voltage levels. One might wonder why there is a separate block for pulse modulation when in face different voltage levels for binary ones and zeros can be viewed as impulse or as ideal rectangular pulses, each pulse occupying one bit time. There are two important differences between such voltage levels and the baseband waveforms used for modulation. First, the pulse-modulation block allows for a variety of binary and M-ary pulse-waveform types. Second, the filtering within the pulse-modulation block yields pulses that occupy more than just time. Filtering yields pulses that are spread in time, thus the pulses are “smeared” into neighboring bit-times. This filtering is sometimes referred to as pulse shaping; it is used to contain the transmission bandwidth within some desired spectral region.
For an application involving RF transmission, the text important step is bandpass modulation; it is required whenever the transmission medium will not support the propagation of pulse-like waveforms. For such cases, the medium requires a bandpass waveform si(t), where i=1,2,…,M. The term bandpass is used to indicate that the baseband waveform gi(t) is frequency translate by a carrier wave to a frequency that is much larger than the spectral content of gi(t). As si(t) propagates over the hannel, it is impated by the channel characteristics, which can be described in term of the channel’s impulse response hc(t). Also, at various point along the signal route, additive random noise distorts the received signal r(t), so that its reception must be termed a corrupted version of the signal si(t) that was launched at the transmitter. The received signal r(t) can be expressed as:
                     r(t)= si(t)* hc(t)+n(t)     i=1,2,…,M.
where “*” respresents a convolution operation, and n(t) represents a noise.
In the reverse direction, the receiver front end and/or the demodulator provides frequency down-conversion for each bandpass waveform r(t). The demodulator restores r(t) to an optimally shaped baseband pulse z(t) in preparation for detection. Typically, there can be several filters associated with the receiver and demodulator filtering to remove unwanted high frequency terms (in the frequency down-conversion of bandpass waveforms), and filtering for pulse shaping. Equalization can be described as a filtering option that is used in or after the demodulator to reverse any degrading effects on the signal that were caused by the channel. Equalization becomes essential whenever the impulse reponse of the channel hc(t), is so poor that the received signal is badly distortion caused. An equalizer is implement to compensate for (i.e., remove or diminish) any signal distortion caused by a nonideal hc(t). Finally, the sampling step transforms the shaped pulse z(t) to a sample z(t), and the detection step transforms z(t) to an estimate of the channel symbol ui or an estimate of the message symbol mi (if there is no channel coding). As we known,demodulation is degrading the digital meaning of that waveform.
The other signal processing steps within the modern are design option for specific system needs. Source coding produces analog-to-digital (A/D) conversion (for analog sources) and removes redundant (unneeded) information. Note that a typical DCS would either use the source coding option (for both digitizing and compressing the source information ), or it wpuld either use the simpler formatting transformation(for digitizing alone). A system would not use both source coding and formatting, because the former already includes the essential step of digitizing the information. Encryption, which is used to provide communication privacy, prevents unauthorized users from understanding message and from injecting false message into the system. Channel coding, for a given data rate, can reduce the probability of error, PE, or reduce the required signal-to-noise ratio to achieve a desired PE at the expense of transmission bandwidth or decoder complexity. Multiplexing and multiple-access procedures combine signals that might have different characteristics or might originate from different sources, so that they can share a portion of the communications resource(e.g., spectrum, time). Frequency spreading can produce a signal that is relatively invulnerable to interference (both natural and intentional) and can be used to enhance the privacy of the communications. It is also a valuable technique used for multiple access.





















數(shù)字通信系統(tǒng)

對(duì)于現(xiàn)代人來(lái)說(shuō),如果不知道“數(shù)字通信”或“數(shù)字信號(hào)”,那就顯得很落伍了,甚至?xí)蝗俗I笑“孤陋寡聞”的。那么何為“數(shù)字信號(hào)”,何為“數(shù)字通信”呢?本文就來(lái)做一個(gè)簡(jiǎn)單淺顯易懂的概括說(shuō)明。
一、為什么要進(jìn)行數(shù)字化
在現(xiàn)今,無(wú)論是軍用還是商用,為什么通信系統(tǒng)都在進(jìn)行“數(shù)字化”呢?這有許多原因,其中最重要的原因是,數(shù)字信號(hào)與模擬信號(hào)相比,更易于再生。如圖1所示,是沿傳輸線傳輸?shù)囊环N理想二進(jìn)制數(shù)字脈沖。其波形的形狀要受到兩個(gè)基本因素的影響:第一,所有傳輸線和電路都具有非理想的頻率傳遞函數(shù),因而使理想脈沖產(chǎn)生了失真;第二,電子噪聲或其他干擾進(jìn)一步使脈沖波形產(chǎn)生失真。這兩種失真機(jī)理實(shí)際線路長(zhǎng)度的函數(shù),都會(huì)引起脈沖形狀發(fā)生畸變。還來(lái)看圖1,在傳輸脈沖惡化到模糊狀態(tài)之前,傳輸脈沖仍可被可靠的識(shí)別,由數(shù)字放大器將脈沖放大并恢復(fù)最初的理想的形狀,脈沖就這樣“再生”了。在傳輸系統(tǒng)中,在規(guī)定時(shí)間間隔內(nèi)執(zhí)行這種功能的電路成為“再生中繼器”。






        圖1  脈沖編碼再生
與模擬電路相比,數(shù)字電路不易產(chǎn)生失真和干擾。因?yàn)槎M(jìn)制數(shù)字電路工作在全通或全斷的開(kāi)關(guān)狀態(tài)下才有意義,所以干擾必須足夠大才能使電路從一種狀態(tài)變到另一種狀態(tài)。這兩種工作狀態(tài)有助于信號(hào)的再生,因而能在傳輸中有效地抑制噪聲和其他累積干擾。然而模擬信號(hào)不是雙態(tài)信號(hào),它的波形有無(wú)限多個(gè)。在模擬電路中,即使很小的干擾也能導(dǎo)致信號(hào)產(chǎn)生難以接受的失真。失真一旦產(chǎn)生,就無(wú)法通過(guò)放大器去驅(qū)除。由于模擬信號(hào)和累積噪聲密不可分,所以不能完全再生。若采用數(shù)字技術(shù),通過(guò)檢錯(cuò)和糾錯(cuò)可獲得極低的差錯(cuò)概率,從而高保真信號(hào),而模擬系統(tǒng)沒(méi)有這樣類(lèi)似的技術(shù)。
數(shù)字通信系統(tǒng)還有其他的優(yōu)點(diǎn):數(shù)字電路比模擬電路更可靠,且其生產(chǎn)成本比模擬電路低;數(shù)字硬件比模擬硬件更具靈活性,比如微處理器、數(shù)字開(kāi)關(guān)、大規(guī)模集成電路等;時(shí)分復(fù)用(TDM)信號(hào)比頻分復(fù)用(FDM)信號(hào)的模擬信號(hào)更簡(jiǎn)單;不同類(lèi)型的數(shù)字信號(hào)(數(shù)據(jù)、電報(bào)、電話、電視等)在傳輸和交換中都被看成是相同的信號(hào)——比特信號(hào);為方便交換,還可將數(shù)字信號(hào)以數(shù)據(jù)包(packet)的形式進(jìn)行處理。數(shù)字技術(shù)本身借助與信號(hào)出處理,具有抗人為干擾和自然干擾的功能,還能夠提供加密和隱私處理。計(jì)算機(jī)與計(jì)算機(jī)之間、數(shù)字設(shè)備或終端與計(jì)算機(jī)之間的數(shù)據(jù)通信需求越來(lái)越多,這些數(shù)字終端可以通過(guò)數(shù)字通信鏈路獲得最好的服務(wù)。
數(shù)字通信系統(tǒng)獲得這些優(yōu)點(diǎn)的代價(jià)是什么呢?與模擬系統(tǒng)相比,數(shù)字系統(tǒng)側(cè)重于信號(hào)處理技術(shù),并在通信的各個(gè)階段,都需要分配一部分共享的資源用于實(shí)現(xiàn)同步。而在模擬系統(tǒng)中,同步相對(duì)比較容易。數(shù)字通信系統(tǒng)的另一個(gè)缺點(diǎn)是具有門(mén)限效應(yīng)。即當(dāng)信噪比下降到一定限度時(shí),服務(wù)質(zhì)量就會(huì)急劇惡化,而大部分模擬通信系統(tǒng)服務(wù)質(zhì)量的下降則比較緩慢。
二、典型的通信系統(tǒng)框圖
如圖2所示,其功能框圖描述了典型數(shù)字通信系統(tǒng)(DCS)的信號(hào)流程和信號(hào)處理過(guò)程,該圖作為一種地圖引導(dǎo)讀者瀏覽本文的內(nèi)容。方框圖的上部表示從信源到發(fā)送端的信號(hào)傳輸過(guò)程,包括格式化、信源編碼、加密、信道編碼、多路復(fù)用、脈沖調(diào)制、帶通調(diào)制、頻率擴(kuò)展和多址接入;下部表示從接收端到信宿的信號(hào)傳輸過(guò)程,基本上是方框圖上部信號(hào)處理的反過(guò)程。調(diào)制和解調(diào)/檢測(cè)方框合稱(chēng)為調(diào)制解調(diào)器。術(shù)語(yǔ)“調(diào)制解調(diào)器”通常是由圖2所示的信號(hào)處理過(guò)程中的一部分構(gòu)成,這時(shí)調(diào)制解調(diào)器相當(dāng)于系統(tǒng)的“大腦”,而發(fā)送端和接收端則相當(dāng)于系統(tǒng)的“肌肉”。在無(wú)線電應(yīng)用中,發(fā)送端將頻率上變頻到射頻頻段(RF),經(jīng)過(guò)高功率放大器饋送到天線。接收端部分由天線和低噪聲放大器(LNA)組成下變頻由接受器或調(diào)制器的前級(jí)末端完成。
圖2顯示出上部的發(fā)送方框圖和下部的接受方框圖存在可逆性,發(fā)送方框圖中大部分信號(hào)處理步驟與接受部分方框圖中的步驟相反。在圖2中,輸入信息源先轉(zhuǎn)換成二進(jìn)制數(shù)字(比特),然后將其組合為數(shù)字信息或信息符號(hào)。
每個(gè)碼元(Mi,i=1,2,3,…,M)都可看成是長(zhǎng)度為M個(gè)碼元集合元素中的一個(gè)組成部分,因而當(dāng)M =2是,消息碼元Mi就是二進(jìn)制數(shù)的(這意味著它僅包含1比特的信息)。盡管二進(jìn)制數(shù)符號(hào)也包含在M進(jìn)制數(shù)的定義中,通常M進(jìn)制數(shù)用于M >2的情形,所以每個(gè)M符號(hào)都由兩個(gè)或兩個(gè)以上比特構(gòu)成(與DCS中這種有限碼元集不同,模擬系統(tǒng)的信號(hào)波形集是無(wú)限的)。對(duì)于采用信道編碼(糾錯(cuò)編碼)的系統(tǒng)而言,信息碼元標(biāo)識(shí)為ui。由于每個(gè)信息碼元或信道由一個(gè)或一組比特構(gòu)成,這樣的碼元序列也成為比特流,如圖2所示。
考察圖2所示的框圖,對(duì)于DCS,關(guān)鍵信號(hào)處理過(guò)程僅包括的格式化、調(diào)制、解調(diào)/檢測(cè)和同步。格式化把源信息轉(zhuǎn)換為數(shù)字比特,以保證在DCS內(nèi)信息與信號(hào)處理的一直性。在圖2中,脈沖調(diào)治2方框        之前的信息仍是比特流的形式。調(diào)制過(guò)程將信息碼牙或信道碼元(采用信道碼元)轉(zhuǎn)換成與傳輸信道特性匹配的波形。脈沖調(diào)制是必不可少的步驟,因?yàn)橐獋鬏斆總(gè)符號(hào)必須先將從二進(jìn)制代碼(表示二進(jìn)制1或0的電壓電平)轉(zhuǎn)換成基波形式。術(shù)語(yǔ)基帶是直流延伸到某個(gè)有限值的信號(hào)頻譜,這個(gè)值通常是小于幾MHZ的有限值。脈沖調(diào)制方框通常包含使傳輸基帶最小化的濾波器。當(dāng)對(duì)二進(jìn)制數(shù)符號(hào)應(yīng)用脈沖調(diào)治時(shí),產(chǎn)生的二進(jìn)制數(shù)波形就稱(chēng)為脈沖編碼調(diào)制波形。PCM(脈沖編碼調(diào)制)波形有幾種類(lèi)型,在電話通信中,這些波形通常稱(chēng)為線路碼。當(dāng)脈沖調(diào)制用于非二進(jìn)制符號(hào)時(shí),產(chǎn)生的波統(tǒng)稱(chēng)為M進(jìn)制調(diào)制波形,這樣的波形也有好幾種類(lèi)型,這里我們重點(diǎn)介紹脈沖幅度調(diào)制(PAM)。經(jīng)過(guò)脈沖調(diào)制后每個(gè)信息碼元或信道碼元都轉(zhuǎn)變?yōu)榛鶐Рㄐ涡问絞i(t)。在任何電子設(shè)備中,脈沖調(diào)制之前的比特流都用電壓電平來(lái)表示。讀者可能想知道,既然實(shí)際上代表二進(jìn)制數(shù)的1和0的不同電平,可以看為每個(gè)脈沖占用一個(gè)比特時(shí)間的沖激或理想的矩形脈沖波形,那么為什么還需要一個(gè)單獨(dú)的方框用于脈沖調(diào)制呢?這是因?yàn)檫@些電壓電平和用于調(diào)制的基帶波形之間有另個(gè)重要的區(qū)別:第一,脈沖調(diào)制方框適用于各種二進(jìn)制數(shù)和M進(jìn)制數(shù)脈沖波形;第二,脈沖調(diào)制方框中的濾波器產(chǎn)生持續(xù)時(shí)間大于1比特時(shí)間的脈沖。由于濾波器產(chǎn)生的脈沖有時(shí)間展寬,因而會(huì)占據(jù)相鄰比特時(shí)間。這種濾波有時(shí)候稱(chēng)為脈沖成形,用于把傳輸帶寬限制在給定的頻譜范圍內(nèi)。


                                                      si(t)
                                               From other
                                                   sources




Digital
input    mi                              ui                     gi(t)



m(t)                                       u(t)
Z(t)



                                                 To other         
destination
r(t)


圖2  數(shù)字通信系統(tǒng)
在涉及到射頻傳輸?shù)膽?yīng)用中,下一個(gè)重要的步驟是帶通調(diào)制,只要傳輸介質(zhì)不支持脈沖波形的傳輸,就必須應(yīng)用帶通調(diào)制,此時(shí)傳輸介質(zhì)所要求的信號(hào)是帶通波形si(t)(其中i=1,2,…,M)。帶通意味著基帶波形的頻譜經(jīng)過(guò)一個(gè)載波被搬移到一個(gè)比gi(t)頻譜大的多的頻率點(diǎn)。當(dāng)si(t)經(jīng)信道傳輸時(shí)會(huì)受到信道特性的影響,而信道特性可以用信道沖激響應(yīng)hc(t)來(lái)描述的。此外,在信號(hào)傳輸線路的各個(gè)點(diǎn)上,加性隨機(jī)噪聲會(huì)使接受信號(hào)r(t)進(jìn)一步失真,所以接受信號(hào)是發(fā)送信號(hào)si(t)的一種失真的形式。接受信號(hào)r(t)可以表示為
                     r(t)= si(t)* hc(t)+n(t)      i=1,2,…,M      (1)
式中,*表示卷積運(yùn)算,n(t)表示噪聲。
在相反的方向上,接收機(jī)前端或解調(diào)器對(duì)每個(gè)帶通波形r(t)進(jìn)行下變頻轉(zhuǎn)換,解調(diào)器把r(t)恢復(fù)成最佳基帶脈沖波形z(t),為后面的檢測(cè)做準(zhǔn)備。通常還會(huì)有幾個(gè)與接收機(jī)、解調(diào)器相連的濾波器,濾除不需要的高頻部分(帶通波形的下變頻),并改善脈沖波形。均衡可以認(rèn)為是一種濾波過(guò)程,用以對(duì)抗由信道引起的任何不良影響,它可以包含在解調(diào)器之中,也可以在解調(diào)器之后;當(dāng)信道沖激響應(yīng)hc(t)使接收信號(hào)嚴(yán)重失真時(shí),均衡器就顯得十分重要了,它用于補(bǔ)償(即消除或削弱)由非理想的hc(t)所導(dǎo)致的任何形式的信號(hào)失真。最后,采樣過(guò)程把成形的脈沖信號(hào)z(t)變換成采樣信號(hào)z(t),而檢測(cè)則把z(t)變成信道碼元或信息碼元(若沒(méi)有采用信道編碼)的估值ui或Mi人們所知,解調(diào)是波形(基帶脈沖)的恢復(fù),而檢測(cè)則是指與波形的數(shù)字意義有關(guān)的判決。
調(diào)制解調(diào)器中其他的信號(hào)處理步驟可根據(jù)系統(tǒng)的具體要求進(jìn)行設(shè)計(jì)選擇。信源編碼對(duì)模擬信號(hào)進(jìn)行模/數(shù)(A/D)轉(zhuǎn)換,去除冗余信息。值得注意的是,典型的DCS或者采用信源編碼(數(shù)字化和壓縮信源信息),或者采用較簡(jiǎn)單格式化變換(只有數(shù)字信號(hào)時(shí)),系統(tǒng)不會(huì)同時(shí)采用信源編碼和格式化,因?yàn)榍罢咭呀?jīng)包含數(shù)字化信源信息這個(gè)必要步驟。加密用于提供通信的保密性,防止沒(méi)有被授權(quán)的用戶獲得信息或?qū)⒉铄e(cuò)信息加入系統(tǒng)中。對(duì)于給定的數(shù)據(jù)數(shù)率,在增加傳輸帶寬或解碼器復(fù)雜性的條件下,信道編碼能降低差錯(cuò)概率PE,或者保持期望的差錯(cuò)概率PE的條件下降低所需的信噪比。多路復(fù)用和多址接入
把不同特性或不同信源的信號(hào)進(jìn)行合成,以便共享通信資源(如頻譜、時(shí)間)。擴(kuò)頻能產(chǎn)生抵御干擾(自然或認(rèn)為干擾)的信號(hào),提高通信裝備的保密性,同時(shí)它在多址接入方面也是一項(xiàng)有用的技術(shù)。















歡迎光臨 (http://www.raoushi.com/bbs/) Powered by Discuz! X3.1