欧美极品高清xxxxhd,国产日产欧美最新,无码AV国产东京热AV无码,国产精品人与动性XXX,国产传媒亚洲综合一区二区,四库影院永久国产精品,毛片免费免费高清视频,福利所导航夜趣136

標(biāo)題: JD642 CPLD邏輯示意圖 [打印本頁(yè)]

作者: 51黑專家 時(shí)間: 2016-5-10 04:15
標(biāo)題: JD642 CPLD邏輯示意圖

　　CPLD里主要譯址邏輯關(guān)系，F(xiàn)LASH地址邏輯是采用向CE2空間的高空間執(zhí)行寫操作來?yè)Q頁(yè)的。例如對(duì)CE2的某空間（EA22：19＝0110）寫任意數(shù)據(jù)，則FLASH高4位地址切換為0110。這點(diǎn)與用FPGA進(jìn)行選址的DM642開發(fā)板邏輯方式不同。因?yàn)楣苣_資源有限，又考慮信號(hào)完整性，再加上CPLD資源有限，所以數(shù)據(jù)線沒有引到CPLD，通過這個(gè)方式進(jìn)行頁(yè)切換。
　　因?yàn)轫?yè)切換方式不同，所以FLASHBURN燒寫用到的.out文件中相關(guān)代碼要自己更改。另外超過虛擬頁(yè)512K大小的程序BOOT也要做相關(guān)的調(diào)整。

歡迎光臨 (http://www.raoushi.com/bbs/)