欧美极品高清xxxxhd,国产日产欧美最新,无码AV国产东京热AV无码,国产精品人与动性XXX,国产传媒亚洲综合一区二区,四库影院永久国产精品,毛片免费免费高清视频,福利所导航夜趣136

標題: Cortex-M3學習LPC1768 - 按鍵實驗 [打印本頁]
作者: xiongxiao    時間: 2015-5-27 19:11
標題: Cortex-M3學習LPC1768 - 按鍵實驗
有輸出總會有輸入，今天測試一下按鍵的功能，第一節已經說過了與GPIO端口相關的寄存器，這里不在重復，想要從端口讀取數據，首先把FIODIR這個寄存器設置為輸入，再從 FIOPIN寄存器讀取數據就可以了，這個寄存器具有讀寫功能。下面說一下這個實驗的電路圖，如下所示：


圖1-1 Joystick按鍵連線圖

            
這次實驗沒有涉及到外部中斷，都是做普通的IO輸入使用的，所以在這里外部中斷就做學習總結了。下面給出這次實驗的主程序：
/*********************************************************************************
文件名稱：mian.c
功    能: 主要調度函數及應用函數                                                                                          
編譯環境: MDKV4.12                                                   
時    鐘: 外部12Mhz                                                                                                                                             
日    期: 11/08/16                                                         
作    者: 懶貓愛飛
備    注：NULL
---------------------------------------------------------------------------------
修改內容：NULL
修改日期：XXXX年xx月xx日      xx時xx分
修改人員：xxx xxx xxx                                                                                                                                      
**********************************************************************************/
#include"main.h"
volatile unsigned long SysTickCnt;      /* 用于系統時鐘計數 */
/********************************************************************************
* 函數名稱 ：void SysTick_Handler (void)
* 函數功能 : 系統節拍定時器中斷函數，每1ms計數一次
* 入口參數 : 無
* 出口參數 : 無
* 備    注 ：無
*******************************************************************************/
void SysTick_Handler (void)
{         
  SysTickCnt++;
}
/********************************************************************************
* 函數名稱 ：void Delay (unsigned long tick)
* 函數功能 : 毫秒級延時函數
* 入口參數 : unsigned long tick -- 延時時長
* 出口參數 : 無
* 備    注 ：無
*******************************************************************************/
void DelayMs (unsigned long tick)
{     
  unsigned long systickcnt;
  systickcnt = SysTickCnt;
  while ((SysTickCnt - systickcnt) < tick);
}
/********************************************************************************
* 函數名稱 ：void PortInit(void)
* 函數功能 : 端口初始化
* 入口參數 : 無
* 出口參數 : 無
* 備    注 ：無
*******************************************************************************/
void PortInit(void)
{
   GPIO1->FIODIR = 0xB0000000;           /* LEDs on PORT1 defined as Output    */
   GPIO2->FIODIR = 0x0000007C;           /* LEDs on PORT2 defined as Output    */
   LedAllOff();                                                                                                /* 初始化時熄滅所有的燈 */
}
/********************************************************************************
* 函數名稱 ：int main(void)
* 函數功能 : 主函數
* 入口參數 : 無
* 出口參數 : 無
* 備    注 ：無
*******************************************************************************/
int main(void)
{
    unsigned char LedFlag = 1;  // 記錄LED狀態
               SystemInit();     /* 系統初始化，函數在system_LPC17xx.c文件夾中定義 */
               SysTick_Config(SystemFrequency/1000 - 1);   /* 配置時鐘中斷，每1ms中斷一次 */
                                                           /* 在core_cm3.h中定義*/
    PortInit();       /* 端口初始化 */
               while(1)
               {
                             if(!LedFlag)
                             {
                                           Led1On();  // 點亮LED     
                             }
                             else
                             {
                                           Led1Off(); // 熄滅LED         
                             }
                           
                   if(!KEY_VAL)
                             {
                                           DelayMs(10);
                                 while(!KEY_VAL);
                                           LedFlag ^=1;  // Led狀態改變一次         
                             }
                           
                             if(!KEY_EN)       // 此處是為了測試搖桿按鍵的功能是否正常
                             {
                                           DelayMs(10);
                                           while(!KEY_EN);
                                 Led8Neg();  // 點亮LED // Led狀態改變一次     
                             }
               }
}

上一節對程序沒有做過多的解釋，這里詳細分析一下，工程中包含的源文件如下圖所示：

工程中startup_LPC17XX.s是M3的啟動文件，啟動文件由匯編語言寫的，它的作用一般是下面這幾個：
1）堆和棧的初始化
2）向量表定義
3）地址重映射及中斷向量表的轉移
4）設置系統時鐘頻率
5）中斷寄存器的初始化
6）進入C應用程序
工程中main.c是我寫的應用程序，也就是這次實驗的程序，core_cm3.c與core_cm3.h主要是M3外圍驅動源代碼與頭文件，使用時一般不需要修改，直接調用就可以。system_LPC17xx.c與system_LPC17xx.h是關于系統的文件，里面主要提供了系統初始化函數SystemInit()，文件中默認情況下定義的晶振的大小為12M，使用的是外部晶振，還使用了PLL0倍頻，關于倍頻的問題，以后慢慢再總結。芯片LPC1768的初始化主要包括時鐘配置，電源管理，功耗管理等。相比較而言，時鐘配置相對復雜，因為它包括兩個PLL倍頻電路，一個是主PLL0主要是為系統和USB提供時鐘，另一個是PLL1專門 為USB提供48M時鐘，但也可以不使用它們。由于時鐘配置比較靈活，所以相以設置這些參數也比較復雜，但是這些在系統文件中已有明確的定義，所以想要變動時只需修改系統文件中相應的宏或函數即可。
下面簡要總結一下main()函數，首先是系統初始化函數SystemInit()，上面說過它在system_LPC17xx.c這個源文件中，這個函數主要完成了對時鐘的配置，系統功耗PCONP，時鐘輸出，flash加速等系統資源配置。如果要進行修改可以參考源文件的修改方法，雖然是英文注釋，但都非常簡單，有興趣的可以打開看看，不過一般情況下我們拿來直接用就好了不用修改的。
函數          SysTick_Config(SystemFrequency/1000 - 1) 是用來配置系統時鐘節拍的，它的原型在core_m3.c這個源文件中。實驗程序中用的延時函數都是硬件延時，其實就是系統節拍定時器所產生的。使用硬件延時的原因是1、不占用軟件系統資源，2、比較精確。系統定時器配置很簡單，使用也很方便，專為系統軟件或系統管理軟件提供間隔中斷。系統節拍定時器的時鐘源可以是內核時鐘也，可以是外部時鐘，外部時鐘P3.26腳引入，當然想從這個引腳輸入時鐘，需要將這個引腳先配置成STCLK功能。系統節拍定時器是一個24位定時器，當計數值達到0時產生中斷。系統節拍定時器的功能就是為下一次中斷提供前提供一個固定時間間隔。由于節拍定時器是24位的，所以使用時不能與其它定時器混為一談，一定要注意定時時長的限制，不能超過界限。
最后再說一下數據類型的問題，在8位機中數據位找一般就是8位的所以，定義變量時一般選用單字節處理速度會快些，但到了32位機中，數據位寬一般是32位的，所以定義變量時一般用4字節會好些。在core_cm3.c中有關于數據類型的定義，有興趣的可以打開看看。

完整程序源代碼工程文件下載地址： 7009541134820.rar (141.72 KB, 下載次數: 56)


作者: xiongxiao    時間: 2015-5-27 19:12
  1. /******************************************************************************
  2. * @file:    system_LPC17xx.c
  3. * @purpose: CMSIS Cortex-M3 Device Peripheral Access Layer Source File
  4. *           for the NXP LPC17xx Device Series
  5. * @version: V1.1
  6. * @date:    18th May 2009
  7. *----------------------------------------------------------------------------
  8. *
  9. * Copyright (C) 2008 ARM Limited. All rights reserved.
  10. *
  11. * ARM Limited (ARM) is supplying this software for use with Cortex-M3
  12. * processor based microcontrollers.  This file can be freely distributed
  13. * within development tools that are supporting such ARM based processors.
  14. *
  15. * THIS SOFTWARE IS PROVIDED "AS IS".  NO WARRANTIES, WHETHER EXPRESS, IMPLIED
  16. * OR STATUTORY, INCLUDING, BUT NOT LIMITED TO, IMPLIED WARRANTIES OF
  17. * MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE APPLY TO THIS SOFTWARE.
  18. * ARM SHALL NOT, IN ANY CIRCUMSTANCES, BE LIABLE FOR SPECIAL, INCIDENTAL, OR
  19. * CONSEQUENTIAL DAMAGES, FOR ANY REASON WHATSOEVER.
  20. *
  21. ******************************************************************************/


  24. #include <stdint.h>
  25. #include <lpc17xx.h>

  27. /*
  28. //-------- <<< Use Configuration Wizard in Context Menu >>> ------------------
  29. */

  31. /*--------------------- Clock Configuration ----------------------------------
  32. //
  33. // <e> Clock Configuration
  34. //   <h> System Controls and Status Register (SCS)
  35. //     <o1.4>    OSCRANGE: Main Oscillator Range Select
  36. //                     <0=>  1 MHz to 20 MHz
  37. //                     <1=> 15 MHz to 24 MHz
  38. //     <e1.5>       OSCEN: Main Oscillator Enable
  39. //     </e>
  40. //   </h>
  41. //
  42. //   <h> Clock Source Select Register (CLKSRCSEL)
  43. //     <o2.0..1>   CLKSRC: PLL Clock Source Selection
  44. //                     <0=> Internal RC oscillator
  45. //                     <1=> Main oscillator
  46. //                     <2=> RTC oscillator
  47. //   </h>
  48. //
  49. //   <e3> PLL0 Configuration (Main PLL)
  50. //     <h> PLL0 Configuration Register (PLL0CFG)
  51. //                     <i> F_cco0 = (2 * M * F_in) / N
  52. //                     <i> F_in must be in the range of 32 kHz to 50 MHz
  53. //                     <i> F_cco0 must be in the range of 275 MHz to 550 MHz
  54. //       <o4.0..14>  MSEL: PLL Multiplier Selection
  55. //                     <6-32768><#-1>
  56. //                     <i> M Value
  57. //       <o4.16..23> NSEL: PLL Divider Selection
  58. //                     <1-256><#-1>
  59. //                     <i> N Value
  60. //     </h>
  61. //   </e>
  62. //
  63. //   <e5> PLL1 Configuration (USB PLL)
  64. //     <h> PLL1 Configuration Register (PLL1CFG)
  65. //                     <i> F_usb = M * F_osc or F_usb = F_cco1 / (2 * P)
  66. //                     <i> F_cco1 = F_osc * M * 2 * P
  67. //                     <i> F_cco1 must be in the range of 156 MHz to 320 MHz
  68. //       <o6.0..4>   MSEL: PLL Multiplier Selection
  69. //                     <1-32><#-1>
  70. //                     <i> M Value (for USB maximum value is 4)
  71. //       <o6.5..6>   PSEL: PLL Divider Selection
  72. //                     <0=> 1
  73. //                     <1=> 2
  74. //                     <2=> 4
  75. //                     <3=> 8
  76. //                     <i> P Value
  77. //     </h>
  78. //   </e>
  79. //
  80. //   <h> CPU Clock Configuration Register (CCLKCFG)
  81. //     <o7.0..7>  CCLKSEL: Divide Value for CPU Clock from PLL0
  82. //                     <2-256:2><#-1>
  83. //   </h>
  84. //
  85. //   <h> USB Clock Configuration Register (USBCLKCFG)
  86. //     <o8.0..3>   USBSEL: Divide Value for USB Clock from PLL1
  87. //                     <0-15>
  88. //                     <i> Divide is USBSEL + 1
  89. //   </h>
  90. //
  91. //   <h> Peripheral Clock Selection Register 0 (PCLKSEL0)
  92. //     <o9.0..1>    PCLK_WDT: Peripheral Clock Selection for WDT
  93. //                     <0=> Pclk = Cclk / 4
  94. //                     <1=> Pclk = Cclk
  95. //                     <2=> Pclk = Cclk / 2
  96. //                     <3=> Pclk = Hclk / 8
  97. //     <o9.2..3>    PCLK_TIMER0: Peripheral Clock Selection for TIMER0
  98. //                     <0=> Pclk = Cclk / 4
  99. //                     <1=> Pclk = Cclk
  100. //                     <2=> Pclk = Cclk / 2
  101. //                     <3=> Pclk = Hclk / 8
  102. //     <o9.4..5>    PCLK_TIMER1: Peripheral Clock Selection for TIMER1
  103. //                     <0=> Pclk = Cclk / 4
  104. //                     <1=> Pclk = Cclk
  105. //                     <2=> Pclk = Cclk / 2
  106. //                     <3=> Pclk = Hclk / 8
  107. //     <o9.6..7>    PCLK_UART0: Peripheral Clock Selection for UART0
  108. //                     <0=> Pclk = Cclk / 4
  109. //                     <1=> Pclk = Cclk
  110. //                     <2=> Pclk = Cclk / 2
  111. //                     <3=> Pclk = Hclk / 8
  112. //     <o9.8..9>    PCLK_UART1: Peripheral Clock Selection for UART1
  113. //                     <0=> Pclk = Cclk / 4
  114. //                     <1=> Pclk = Cclk
  115. //                     <2=> Pclk = Cclk / 2
  116. //                     <3=> Pclk = Hclk / 8
  117. //     <o9.12..13>  PCLK_PWM1: Peripheral Clock Selection for PWM1
  118. //                     <0=> Pclk = Cclk / 4
  119. //                     <1=> Pclk = Cclk
  120. //                     <2=> Pclk = Cclk / 2
  121. //                     <3=> Pclk = Hclk / 8
  122. //     <o9.14..15>  PCLK_I2C0: Peripheral Clock Selection for I2C0
  123. //                     <0=> Pclk = Cclk / 4
  124. //                     <1=> Pclk = Cclk
  125. //                     <2=> Pclk = Cclk / 2
  126. //                     <3=> Pclk = Hclk / 8
  127. //     <o9.16..17>  PCLK_SPI: Peripheral Clock Selection for SPI
  128. //                     <0=> Pclk = Cclk / 4
  129. //                     <1=> Pclk = Cclk
  130. //                     <2=> Pclk = Cclk / 2
  131. //                     <3=> Pclk = Hclk / 8
  132. //     <o9.20..21>  PCLK_SSP1: Peripheral Clock Selection for SSP1
  133. //                     <0=> Pclk = Cclk / 4
  134. //                     <1=> Pclk = Cclk
  135. //                     <2=> Pclk = Cclk / 2
  136. //                     <3=> Pclk = Hclk / 8
  137. //     <o9.22..23>  PCLK_DAC: Peripheral Clock Selection for DAC
  138. //                     <0=> Pclk = Cclk / 4
  139. //                     <1=> Pclk = Cclk
  140. //                     <2=> Pclk = Cclk / 2
  141. //                     <3=> Pclk = Hclk / 8
  142. //     <o9.24..25>  PCLK_ADC: Peripheral Clock Selection for ADC
  143. //                     <0=> Pclk = Cclk / 4
  144. //                     <1=> Pclk = Cclk
  145. //                     <2=> Pclk = Cclk / 2
  146. //                     <3=> Pclk = Hclk / 8
  147. //     <o9.26..27>  PCLK_CAN1: Peripheral Clock Selection for CAN1
  148. //                     <0=> Pclk = Cclk / 4
  149. //                     <1=> Pclk = Cclk
  150. //                     <2=> Pclk = Cclk / 2
  151. //                     <3=> Pclk = Hclk / 6
  152. //     <o9.28..29>  PCLK_CAN2: Peripheral Clock Selection for CAN2
  153. //                     <0=> Pclk = Cclk / 4
  154. //                     <1=> Pclk = Cclk
  155. //                     <2=> Pclk = Cclk / 2
  156. //                     <3=> Pclk = Hclk / 6
  157. //     <o9.30..31>  PCLK_ACF: Peripheral Clock Selection for ACF
  158. //                     <0=> Pclk = Cclk / 4
  159. //                     <1=> Pclk = Cclk
  160. //                     <2=> Pclk = Cclk / 2
  161. //                     <3=> Pclk = Hclk / 6
  162. //   </h>
  163. //
  164. //   <h> Peripheral Clock Selection Register 1 (PCLKSEL1)
  165. //     <o10.0..1>   PCLK_QEI: Peripheral Clock Selection for the Quadrature Encoder Interface
  166. //                     <0=> Pclk = Cclk / 4
  167. //                     <1=> Pclk = Cclk
  168. //                     <2=> Pclk = Cclk / 2
  169. //                     <3=> Pclk = Hclk / 8
  170. //     <o10.2..3>   PCLK_GPIO: Peripheral Clock Selection for GPIOs
  171. //                     <0=> Pclk = Cclk / 4
  172. //                     <1=> Pclk = Cclk
  173. //                     <2=> Pclk = Cclk / 2
  174. //                     <3=> Pclk = Hclk / 8
  175. //     <o10.4..5>   PCLK_PCB: Peripheral Clock Selection for the Pin Connect Block
  176. //                     <0=> Pclk = Cclk / 4
  177. //                     <1=> Pclk = Cclk
  178. //                     <2=> Pclk = Cclk / 2
  179. //                     <3=> Pclk = Hclk / 8
  180. //     <o10.6..7>   PCLK_I2C1: Peripheral Clock Selection for I2C1
  181. //                     <0=> Pclk = Cclk / 4
  182. //                     <1=> Pclk = Cclk
  183. //                     <2=> Pclk = Cclk / 2
  184. //                     <3=> Pclk = Hclk / 8
  185. //     <o10.10..11> PCLK_SSP0: Peripheral Clock Selection for SSP0
  186. //                     <0=> Pclk = Cclk / 4
  187. //                     <1=> Pclk = Cclk
  188. //                     <2=> Pclk = Cclk / 2
  189. //                     <3=> Pclk = Hclk / 8
  190. //     <o10.12..13> PCLK_TIMER2: Peripheral Clock Selection for TIMER2
  191. //                     <0=> Pclk = Cclk / 4
  192. //                     <1=> Pclk = Cclk
  193. //                     <2=> Pclk = Cclk / 2
  194. //                     <3=> Pclk = Hclk / 8
  195. //     <o10.14..15> PCLK_TIMER3: Peripheral Clock Selection for TIMER3
  196. //                     <0=> Pclk = Cclk / 4
  197. //                     <1=> Pclk = Cclk
  198. //                     <2=> Pclk = Cclk / 2
  199. //                     <3=> Pclk = Hclk / 8
  200. //     <o10.16..17> PCLK_UART2: Peripheral Clock Selection for UART2
  201. //                     <0=> Pclk = Cclk / 4
  202. //                     <1=> Pclk = Cclk
  203. //                     <2=> Pclk = Cclk / 2
  204. //                     <3=> Pclk = Hclk / 8
  205. //     <o10.18..19> PCLK_UART3: Peripheral Clock Selection for UART3
  206. //                     <0=> Pclk = Cclk / 4
  207. //                     <1=> Pclk = Cclk
  208. //                     <2=> Pclk = Cclk / 2
  209. //                     <3=> Pclk = Hclk / 8
  210. //     <o10.20..21> PCLK_I2C2: Peripheral Clock Selection for I2C2
  211. //                     <0=> Pclk = Cclk / 4
  212. //                     <1=> Pclk = Cclk
  213. //                     <2=> Pclk = Cclk / 2
  214. //                     <3=> Pclk = Hclk / 8
  215. //     <o10.22..23> PCLK_I2S: Peripheral Clock Selection for I2S
  216. //                     <0=> Pclk = Cclk / 4
  217. //                     <1=> Pclk = Cclk
  218. //                     <2=> Pclk = Cclk / 2
  219. //                     <3=> Pclk = Hclk / 8
  220. //     <o10.26..27> PCLK_RIT: Peripheral Clock Selection for the Repetitive Interrupt Timer
  221. //                     <0=> Pclk = Cclk / 4
  222. //                     <1=> Pclk = Cclk
  223. //                     <2=> Pclk = Cclk / 2
  224. //                     <3=> Pclk = Hclk / 8
  225. //     <o10.28..29> PCLK_SYSCON: Peripheral Clock Selection for the System Control Block
  226. //                     <0=> Pclk = Cclk / 4
  227. //                     <1=> Pclk = Cclk
  228. //                     <2=> Pclk = Cclk / 2
  229. //                     <3=> Pclk = Hclk / 8
  230. //     <o10.30..31> PCLK_MC: Peripheral Clock Selection for the Motor Control PWM
  231. //                     <0=> Pclk = Cclk / 4
  232. //                     <1=> Pclk = Cclk
  233. //                     <2=> Pclk = Cclk / 2
  234. //                     <3=> Pclk = Hclk / 8
  235. //   </h>
  236. //
  237. //   <h> Power Control for Peripherals Register (PCONP)
  238. //     <o11.1>      PCTIM0: Timer/Counter 0 power/clock enable
  239. //     <o11.2>      PCTIM1: Timer/Counter 1 power/clock enable
  240. //     <o11.3>      PCUART0: UART 0 power/clock enable
  241. //     <o11.4>      PCUART1: UART 1 power/clock enable
  242. //     <o11.6>      PCPWM1: PWM 1 power/clock enable
  243. //     <o11.7>      PCI2C0: I2C interface 0 power/clock enable
  244. //     <o11.8>      PCSPI: SPI interface power/clock enable
  245. //     <o11.9>      PCRTC: RTC power/clock enable
  246. //     <o11.10>     PCSSP1: SSP interface 1 power/clock enable
  247. //     <o11.12>     PCAD: A/D converter power/clock enable
  248. //     <o11.13>     PCCAN1: CAN controller 1 power/clock enable
  249. //     <o11.14>     PCCAN2: CAN controller 2 power/clock enable
  250. //     <o11.15>     PCGPIO: GPIOs power/clock enable
  251. //     <o11.16>     PCRIT: Repetitive interrupt timer power/clock enable
  252. //     <o11.17>     PCMC: Motor control PWM power/clock enable
  253. //     <o11.18>     PCQEI: Quadrature encoder interface power/clock enable
  254. //     <o11.19>     PCI2C1: I2C interface 1 power/clock enable
  255. //     <o11.21>     PCSSP0: SSP interface 0 power/clock enable
  256. //     <o11.22>     PCTIM2: Timer 2 power/clock enable
  257. //     <o11.23>     PCTIM3: Timer 3 power/clock enable
  258. //     <o11.24>     PCUART2: UART 2 power/clock enable
  259. //     <o11.25>     PCUART3: UART 3 power/clock enable
  260. //     <o11.26>     PCI2C2: I2C interface 2 power/clock enable
  261. //     <o11.27>     PCI2S: I2S interface power/clock enable
  262. //     <o11.29>     PCGPDMA: GP DMA function power/clock enable
  263. //     <o11.30>     PCENET: Ethernet block power/clock enable
  264. //     <o11.31>     PCUSB: USB interface power/clock enable
  265. //   </h>
  266. //
  267. //   <h> Clock Output Configuration Register (CLKOUTCFG)
  268. //     <o12.0..3>   CLKOUTSEL: Selects clock source for CLKOUT
  269. //                     <0=> CPU clock
  270. //                     <1=> Main oscillator
  271. //                     <2=> Internal RC oscillator
  272. //                     <3=> USB clock
  273. //                     <4=> RTC oscillator
  274. //     <o12.4..7>   CLKOUTDIV: Selects clock divider for CLKOUT
  275. //                     <1-16><#-1>
  276. //     <o12.8>      CLKOUT_EN: CLKOUT enable control
  277. //   </h>
  278. //
  279. // </e>
  280. */
  281. #define CLOCK_SETUP           1
  282. #define SCS_Val               0x00000020
  283. #define CLKSRCSEL_Val         0x00000001
  284. #define PLL0_SETUP            1
  285. #define PLL0CFG_Val           0x0000000B
  286. #define PLL1_SETUP            1
  287. #define PLL1CFG_Val           0x00000003
  288. #define CCLKCFG_Val           0x00000003
  289. #define USBCLKCFG_Val         0x00000000
  290. #define PCLKSEL0_Val          0x00000000
  291. #define PCLKSEL1_Val          0x00000000
  292. #define PCONP_Val             0x042887DE
  293. #define CLKOUTCFG_Val         0x00000000


  296. /*--------------------- Flash Accelerator Configuration ----------------------
  297. //
  298. // <e> Flash Accelerator Configuration
  299. //   <o1.0..1>   FETCHCFG: Fetch Configuration
  300. //               <0=> Instruction fetches from flash are not buffered
  301. //               <1=> One buffer is used for all instruction fetch buffering
  302. //               <2=> All buffers may be used for instruction fetch buffering
  303. //               <3=> Reserved (do not use this setting)
  304. //   <o1.2..3>   DATACFG: Data Configuration
  305. //               <0=> Data accesses from flash are not buffered
  306. //               <1=> One buffer is used for all data access buffering
  307. //               <2=> All buffers may be used for data access buffering
  308. //               <3=> Reserved (do not use this setting)
  309. //   <o1.4>      ACCEL: Acceleration Enable
  310. //   <o1.5>      PREFEN: Prefetch Enable
  311. //   <o1.6>      PREFOVR: Prefetch Override
  312. //   <o1.12..15> FLASHTIM: Flash Access Time
  313. //               <0=> 1 CPU clock (for CPU clock up to 20 MHz)
  314. //               <1=> 2 CPU clocks (for CPU clock up to 40 MHz)
  315. //               <2=> 3 CPU clocks (for CPU clock up to 60 MHz)
  316. //               <3=> 4 CPU clocks (for CPU clock up to 80 MHz)
  317. //               <4=> 5 CPU clocks (for CPU clock up to 100 MHz)
  318. //               <5=> 6 CPU clocks (for any CPU clock)
  319. // </e>
  320. */
  321. #define FLASH_SETUP           1
  322. #define FLASHCFG_Val          0x0000303A

  324. /*
  325. //-------- <<< end of configuration section >>> ------------------------------
  326. */

  328. /*----------------------------------------------------------------------------
  329.   Check the register settings
  330. *----------------------------------------------------------------------------*/
  331. #define CHECK_RANGE(val, min, max)                ((val < min) || (val > max))
  332. #define CHECK_RSVD(val, mask)                     (val & mask)

  334. /* Clock Configuration -------------------------------------------------------*/
  335. #if (CHECK_RSVD((SCS_Val),       ~0x00000030))
  336.    #error "SCS: Invalid values of reserved bits!"
  337. #endif

  339. #if (CHECK_RANGE((CLKSRCSEL_Val), 0, 2))
  340.    #error "CLKSRCSEL: Value out of range!"
  341. #endif

  343. #if (CHECK_RSVD((PLL0CFG_Val),   ~0x00FF7FFF))
  344.    #error "PLL0CFG: Invalid values of reserved bits!"
  345. #endif

  347. #if (CHECK_RSVD((PLL1CFG_Val),   ~0x0000007F))
  348.    #error "PLL1CFG: Invalid values of reserved bits!"
  349. #endif

  351. #if ((CCLKCFG_Val != 0) && (((CCLKCFG_Val - 1) % 2)))
  352.    #error "CCLKCFG: CCLKSEL field does not contain only odd values or 0!"
  353. #endif

  355. #if (CHECK_RSVD((USBCLKCFG_Val), ~0x0000000F))
  356.    #error "USBCLKCFG: Invalid values of reserved bits!"
  357. #endif

  359. #if (CHECK_RSVD((PCLKSEL0_Val),   0x000C0C00))
  360.    #error "PCLKSEL0: Invalid values of reserved bits!"
  361. #endif

  363. #if (CHECK_RSVD((PCLKSEL1_Val),   0x03000300))
  364.    #error "PCLKSEL1: Invalid values of reserved bits!"
  365. #endif

  367. #if (CHECK_RSVD((PCONP_Val),      0x10100821))
  368.    #error "PCONP: Invalid values of reserved bits!"
  369. #endif

  371. #if (CHECK_RSVD((CLKOUTCFG_Val), ~0x000001FF))
  372.    #error "CLKOUTCFG: Invalid values of reserved bits!"
  373. #endif

  375. /* Flash Accelerator Configuration -------------------------------------------*/
  376. #if (CHECK_RSVD((FLASHCFG_Val), ~0x0000F07F))
  377.    #error "FLASHCFG: Invalid values of reserved bits!"
  378. #endif


  381. /*----------------------------------------------------------------------------
  382.   DEFINES
  383. *----------------------------------------------------------------------------*/
  384.    
  385. /*----------------------------------------------------------------------------
  386.   Define clocks
  387. *----------------------------------------------------------------------------*/
  388. #define XTAL        (12000000UL)        /* Oscillator frequency               */
  389. #define OSC_CLK     (      XTAL)        /* Main oscillator frequency          */
  390. #define RTC_CLK     (   32000UL)        /* RTC oscillator frequency           */
  391. #define IRC_OSC     ( 4000000UL)        /* Internal RC oscillator frequency   */


  394. /*----------------------------------------------------------------------------
  395.   Clock Variable definitions
  396. *----------------------------------------------------------------------------*/
  397. uint32_t SystemFrequency = IRC_OSC; /*!< System Clock Frequency (Core Clock)  */


  400. /**
  401. * Initialize the system
  402. *
  403. * @param  none
  404. * @return none
  405. *
  406. * @brief  Setup the microcontroller system.
  407. *         Initialize the System and update the SystemFrequency variable.
  408. */
  409. void SystemInit (void)
  410. {
  411. #if (CLOCK_SETUP)                       /* Clock Setup                        */
  412.   SC->SCS       = SCS_Val;
  413.   if (SCS_Val & (1 << 5)) {             /* If Main Oscillator is enabled      */
  414.     while ((SC->SCS & (1 << 6)) == 0);  /* Wait for Oscillator to be ready    */
  415.   }

  417.   SC->CCLKCFG   = CCLKCFG_Val;          /* Setup Clock Divider                */

  419. #if (PLL0_SETUP)
  420.   SC->CLKSRCSEL = CLKSRCSEL_Val;        /* Select Clock Source for PLL0       */
  421.   SC->PLL0CFG   = PLL0CFG_Val;
  422.   SC->PLL0CON   = 0x01;                 /* PLL0 Enable                        */
  423.   SC->PLL0FEED  = 0xAA;
  424.   SC->PLL0FEED  = 0x55;
  425.   while (!(SC->PLL0STAT & (1 << 26)));  /* Wait for PLOCK0                    */

  427.   SC->PLL0CON   = 0x03;                 /* PLL0 Enable & Connect              */
  428.   SC->PLL0FEED  = 0xAA;
  429.   SC->PLL0FEED  = 0x55;
  430. #endif

  432. #if (PLL1_SETUP)
  433.   SC->PLL1CFG   = PLL1CFG_Val;
  434.   SC->PLL1CON   = 0x01;                 /* PLL1 Enable                        */
  435.   SC->PLL1FEED  = 0xAA;
  436.   SC->PLL1FEED  = 0x55;
  437.   while (!(SC->PLL1STAT & (1 << 10)));  /* Wait for PLOCK1                    */

  439.   SC->PLL1CON   = 0x03;                 /* PLL1 Enable & Connect              */
  440.   SC->PLL1FEED  = 0xAA;
  441.   SC->PLL1FEED  = 0x55;
  442. #else
  443.   SC->USBCLKCFG = USBCLKCFG_Val;        /* Setup USB Clock Divider            */
  444. #endif

  446.   SC->PCLKSEL0  = PCLKSEL0_Val;         /* Peripheral Clock Selection         */
  447.   SC->PCLKSEL1  = PCLKSEL1_Val;

  449.   SC->PCONP     = PCONP_Val;            /* Power Control for Peripherals      */

  451.   SC->CLKOUTCFG = CLKOUTCFG_Val;        /* Clock Output Configuration         */
  452. #endif

  454.   /* Determine clock frequency according to clock register values             */
  455.   if (((SC->PLL0STAT >> 24) & 3) == 3) {/* If PLL0 enabled and connected      */
  456.     switch (SC->CLKSRCSEL & 0x03) {
  457.       case 0:                           /* Internal RC oscillator => PLL0     */
  458.       case 3:                           /* Reserved, default to Internal RC   */
  459.         SystemFrequency = (IRC_OSC *
  460.                           (((2 * ((SC->PLL0STAT & 0x7FFF) + 1))) /
  461.                           (((SC->PLL0STAT >> 16) & 0xFF) + 1))   /
  462.                           ((SC->CCLKCFG & 0xFF)+ 1));
  463.         break;
  464.       case 1:                           /* Main oscillator => PLL0            */
  465.         SystemFrequency = (OSC_CLK *
  466.                           (((2 * ((SC->PLL0STAT & 0x7FFF) + 1))) /
  467.                           (((SC->PLL0STAT >> 16) & 0xFF) + 1))   /
  468.                           ((SC->CCLKCFG & 0xFF)+ 1));
  469.         break;
  470.       case 2:                           /* RTC oscillator => PLL0             */
  471.         SystemFrequency = (RTC_CLK *
  472.                           (((2 * ((SC->PLL0STAT & 0x7FFF) + 1))) /
  473.                           (((SC->PLL0STAT >> 16) & 0xFF) + 1))   /
  474.                           ((SC->CCLKCFG & 0xFF)+ 1));
  475.         break;
  476.     }
  477.   } else {
  478.     switch (SC->CLKSRCSEL & 0x03) {
  479.       case 0:                           /* Internal RC oscillator => PLL0     */
  480.       case 3:                           /* Reserved, default to Internal RC   */
  481.         SystemFrequency = IRC_OSC / ((SC->CCLKCFG & 0xFF)+ 1);
  482.         break;
  483.       case 1:                           /* Main oscillator => PLL0            */
  484.         SystemFrequency = OSC_CLK / ((SC->CCLKCFG & 0xFF)+ 1);
  485.         break;
  486.       case 2:                           /* RTC oscillator => PLL0             */
  487.         SystemFrequency = RTC_CLK / ((SC->CCLKCFG & 0xFF)+ 1);
  488.         break;
  489.     }
  490.   }

  492. #if (FLASH_SETUP == 1)                  /* Flash Accelerator Setup            */
  493.   SC->FLASHCFG  = FLASHCFG_Val;
  494. #endif
  495. }
復制代碼
作者: 470798745    時間: 2019-3-11 01:57
謝謝啦學習學習樓主




歡迎光臨 (http://www.raoushi.com/bbs/) Powered by Discuz! X3.1