標題: 高速PCB設計指南之二第三篇 印制電路板的可靠性設計-去耦電容配置 [打印本頁]
作者: sppcb 時間: 2015-4-22 14:31
標題: 高速PCB設計指南之二第三篇 印制電路板的可靠性設計-去耦電容配置
第三篇
印制電路板的可靠性設計-去耦電容配置
在直流電源回路中，負載的變化會引起電源噪聲。例如在數字電路中，當電路從一個狀態轉換為另一種狀態時，就會在電源線上產生一個很大的尖峰電流，形成瞬變的噪聲電壓。配置去耦電容可以抑制因負載變化而產生的噪聲，是印制電路板的可靠性設計的一種常規做法，配置原則如下：
●電源輸入端跨接一個10～100uF的電解電容器，如果印制電路板的位置允許，采用100uF以上的電解電容器的抗干擾效果會更好。
●為每個集成電路芯片配置一個0.01uF的陶瓷電容器。如遇到印制電路板空間小而裝不下時，可每4～10個芯片配置一個1～10uF鉭電解電容器，這種器件的高頻阻抗特別小，在500kHz～20MHz范圍內阻抗小于1Ω，而且漏電流很小（0.5uA以下）。
●對于噪聲能力弱、關斷時電流變化大的器件和ROM、RAM等存儲型器件，應在芯片的電源線（Vcc）和地線（GND）間直接接入去耦電容。
●去耦電容的引線不能過長，特別是高頻旁路電容不能帶引線。
作者: Jameszuo 時間: 2015-4-29 09:26
非常 有用
作者: Jameszuo 時間: 2015-4-29 09:26
非常感謝
作者: sppcb 時間: 2015-4-29 15:17
謝謝支持
| 歡迎光臨 (http://www.raoushi.com/bbs/) |
Powered by Discuz! X3.1 |