欧美极品高清xxxxhd,国产日产欧美最新,无码AV国产东京热AV无码,国产精品人与动性XXX,国产传媒亚洲综合一区二区,四库影院永久国产精品,毛片免费免费高清视频,福利所导航夜趣136

標(biāo)題: 分享一段代碼--BT.656視頻流中恢復(fù)同步信號 [打印本頁]

作者: jiege 時(shí)間: 2014-8-20 03:11
標(biāo)題: 分享一段代碼--BT.656視頻流中恢復(fù)同步信號
　　好久沒有寫技術(shù)類的日志了，今天跟大家分享一段代碼，用FPGA做視頻處理的也許會用到，主要功能是用FPGA從8位的ITU-R BT.656 YCrCb 4:2:2數(shù)據(jù)流中恢復(fù)出行場同步以及奇偶場標(biāo)識。前段時(shí)間寫的，經(jīng)過實(shí)際驗(yàn)證的。全部采用同步邏輯，模塊化后與其他模塊間通過寄存器相連，可保障良好的時(shí)序。嘿嘿，在CYCLONE3上編譯后僅占用9個(gè)LE。

　　分享出來方便從事這方面工作的朋友，希望能為大家節(jié)省點(diǎn)時(shí)間。有對656視頻格式感興趣的朋友也可以拿去加深一下對這種視頻格式的了解，學(xué)習(xí)FPGA編程剛?cè)腴T的同志也可以做個(gè)參考~

// LOGIC: ITU-R BT.656 sync-signals generation
// MODULE NAME: sync_gen_656
// FILE NAME: sync_gen_656.v
// COMPANY: BLUESTAR
// DESIGNER: zhangjindong
// REVISION HISTORY: 1.0
// Revision: 1.0  30/5/2010
// Description: recover sync-signals from ITU-R BT.656

module sync_gen_656 (pixclk, vdata_in,
hsync, vsync, field_id);

input pixclk;
input [7:0] vdata_in;
output hsync, vsync, field_id;
reg hsync, vsync, field_id;
reg [1:0] state;

always@(posedge pixclk) //27MHz
begin
  if (vdata_in[7:0] == 'hFF)
begin
state <= 0;
end
  else
begin
if (state != 3)
   begin
   state <= state + 1;
   if (state == 2)
   {field_id, vsync, hsync} <= vdata_in[6:4];
   else
   {field_id, vsync, hsync} <= {field_id, vsync, hsync};
   end
else
   begin
   state <= 3;
   {field_id, vsync, hsync} <= {field_id, vsync, hsync};
   end
end
end
endmodule

歡迎光臨 (http://www.raoushi.com/bbs/)