欧美极品高清xxxxhd,国产日产欧美最新,无码AV国产东京热AV无码,国产精品人与动性XXX,国产传媒亚洲综合一区二区,四库影院永久国产精品,毛片免费免费高清视频,福利所导航夜趣136

標(biāo)題: 用VHDL設(shè)計計數(shù)、譯碼顯示電路 附源程序 [打印本頁]

作者: 李好123    時間: 2020-11-16 20:24
標(biāo)題: 用VHDL設(shè)計計數(shù)、譯碼顯示電路 附源程序
7段數(shù)碼管是電子開發(fā)過程中常用的輸出顯示設(shè)備,常用的BCD七段譯碼器如74系列的有7446、7447、7448、7449以及CD4511只能作十進(jìn)制BCD碼譯碼,然而數(shù)字系統(tǒng)中的數(shù)據(jù)處理和運(yùn)算都是2進(jìn)制的,所以輸出表達(dá)都是16進(jìn)制的,為了滿足16進(jìn)制數(shù)的譯碼顯示,最方便的方法就是利用譯碼程序在FPGA/CPLD中來實現(xiàn)。7段譯碼器輸出信號LED7S的7位分別接如圖3.1數(shù)碼管的7個段,高位在上,低位在下。例如當(dāng)LED7S輸出為“1101101”驅(qū)動共陰級數(shù)碼管時,數(shù)碼管的7個段:g、f、e、d、c、b、a分別接1、1、0、1、1、0、1;接有高電平的段發(fā)亮,于是數(shù)碼管顯示“5”。7段譯碼器的仿真波形如圖3.2所示。注意,這里沒有考慮表示小數(shù)點的發(fā)光管,如果要考慮,需要增加段h,例1中的LED7S:OUTSTD_LOGIC_VECTOR(6 DOWNTO 0)應(yīng)改為…(7 DOWNTO 0) 。

  1. LIBRARY IEEE;
  2. USE IEEE.STD_LOGIC_1164.ALL;
  3. USE IEEE.STD_LOGIC_UNSIGNED.ALL;
  4. ENTITY lihao_015 IS
  5.     PORT (CLK,RST,EN : IN STD_LOGIC;                     
  6.                      CQ : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);     
  7. COUT : OUT STD_LOGIC  );           
  8. END;
  9. ARCHITECTURE behav OF lihao_015 IS
  10. BEGIN
  11.    PROCESS(CLK, RST, EN)
  12.      VARIABLE  CQI : STD_LOGIC_VECTOR(3 DOWNTO 0);
  13.    BEGIN
  14.       IF RST = '0' THEN   CQI := (OTHERS =>'0') ;  --計數(shù)器異步復(fù)位,低電平有效         
  15.        ELSIF CLK'EVENT AND CLK='1' THEN             --檢測時鐘上升沿
  16.         IF EN = '1' THEN                        --檢測是否允許計數(shù)(同步使能)
  17.           IF CQI < 15 THEN   CQI := CQI + 1;          --允許計數(shù), 檢測是否小于15
  18.             ELSE    CQI := (OTHERS =>'0');            --大于15,計數(shù)值清零      
  19.           END IF;
  20.         END IF;
  21.       END IF;   
  22.        IF CQI = 15 THEN COUT <= '1';                --計數(shù)大于15,輸出進(jìn)位信號
  23.          ELSE    COUT <= '0';
  24.        END IF;
  25.          CQ <= CQI;       --將計數(shù)值向端口輸出
  26.    END PROCESS;
  27. END;
復(fù)制代碼



全部資料51hei下載地址:
jishuqi.zip (2.81 MB, 下載次數(shù): 10)






歡迎光臨 (http://www.raoushi.com/bbs/) Powered by Discuz! X3.1