標題: Multisim仿真實現60進制加法計數器 電路圖 [打印本頁]
作者: cliches 時間: 2019-12-6 10:00
標題: Multisim仿真實現60進制加法計數器 電路圖
實驗原理1:74LS161
由74LS161的真值表可知,74LS161具有異步清零,同步預置數,保持,計數的功能。
異步清零:當~CR=0時,計數器輸出直接置零;
同步預置數:當~CR=1,~LD=0時,在CP脈沖的上升沿的作用下,輸入端的數據置入計數器的輸出端;
保持:~CR=~LD=1時,且CTtCTp=0時,不論有無CP脈沖作用,計數器保持原有狀態不變。
計數:當~CR=~LD=CTt=CTp=1時,在CP端輸入計數脈沖,74161進行計數。
2:設計60進制計數器
取兩片74LS161作為60進制計數器的高位與低位。
利用反饋清零法,通過添加與非門元器件分別將兩片74LS161構成六進制計數器和十進制計數器。即通過將特定的輸出通過與非門連接到CR端,使其為0時,由于異步清零,74LS161的輸入端立即返回為0000狀態,重新開始計數。
*十進制計數器的設計:
計數器從0000狀態開始計數,直到1010狀態,此時計數器立刻返回到0000狀態。由此,可用過與非門實現,將Q3與Q1作為與非門的輸入,與74LS161的清零端~CR作為輸出,從而得到十進制計數器。
同理,可得到六進制計數器。
*實現個位的進位:
在個位計數器從0000到1001時,使六進制計數器進入保持狀態。由此,可將Q0,Q3作為與門的輸入,輸出與六進制計數器ET端相連,此時ET端收到0信號,處于保持狀態。當下個CP脈沖信號到來時,六位計數器與十位計數器都處于計數狀態,之后十位計數器的ET端又為0信號處于保持狀態,從而實現個位的進位。
仿真原理圖如下(Multisim仿真工程文件可到本帖附件中下載)
51hei.png (24.19 KB, 下載次數: 237)
下載附件
2019-12-6 13:00 上傳
51hei.png (3.23 KB, 下載次數: 233)
下載附件
2019-12-6 13:01 上傳
全部資料51hei下載地址:
60進制計數器.rar
(122.78 KB, 下載次數: 60)
2019-12-6 10:00 上傳
點擊文件名下載附件
下載積分: 黑幣 -5
作者: hzy18965330574 時間: 2020-6-13 09:45
來學習一下
歡迎光臨 (http://www.raoushi.com/bbs/) |
Powered by Discuz! X3.1 |