jdddd 發(fā)表于 2018-7-24 21:02 輸入輸出效率達(dá)到100%不現(xiàn)實(shí),現(xiàn)成的模塊也達(dá)不到,我最好也才70%,現(xiàn)在穩(wěn)定60%。后續(xù)電路用升壓模塊。