標題: 浮點數加法器設計（仿真） 求幫助 [打印本頁]
作者: 13727243977 時間: 2018-6-28 00:05
標題: 浮點數加法器設計（仿真） 求幫助
1、 使用multisim設計一個8位浮點數（符號位1位，階碼3位，尾碼4位）加法器，并能夠仿真成功。
2、 選做：增加規格化電路和溢出判斷。
要求：
1、輸入兩個二進制的8位浮點數例如：A:0110 0101（其真值為+0.0101×2110），B：1100 1010（其真值為-0.1010×2100），經過所設計的浮點數加法器運算后，得到輸出結果，結果不要求用浮點數表示，即符號位、階碼、尾碼可分開顯示。
2、結果仿真正確。
三、設計方案提示
1、浮點數加法運算的難點在于對階，可用比較器和移位寄存器來完成。
2、因為右移而導致尾碼數據位數超過4位的，末位丟棄即可。
作者: 塑料餅干 時間: 2019-6-17 22:24
樓主，請求助攻1017562220@qq.com
| 歡迎光臨 (http://www.raoushi.com/bbs/) |
Powered by Discuz! X3.1 |