欧美极品高清xxxxhd,国产日产欧美最新,无码AV国产东京热AV无码,国产精品人与动性XXX,国产传媒亚洲综合一区二区,四库影院永久国产精品,毛片免费免费高清视频,福利所导航夜趣136

標題: Verilog HDL實現數值比較器 [打印本頁]

作者: FuckHEU 時間: 2018-5-25 20:41
標題: Verilog HDL實現數值比較器
兩位無符號二進制數比較器
module Verilog(Y,A,B);
input [1:0] A ;
wire [1:0] A ;
input [1:0] B ;
wire [1:0] B ;
output [2:0] Y ;
reg [2:0] Y ;
always @ (A or B)
begin
   if(A>B)
      Y=3'b001;
   else if (A==B)
      Y=3'b010;
   else
      Y=3'b100;
end
endmodule

作者: zzpsdyp 時間: 2019-12-12 08:33
這位兄弟牛逼

歡迎光臨 (http://www.raoushi.com/bbs/)