欧美极品高清xxxxhd,国产日产欧美最新,无码AV国产东京热AV无码,国产精品人与动性XXX,国产传媒亚洲综合一区二区,四库影院永久国产精品,毛片免费免费高清视频,福利所导航夜趣136

標題: 基于FPGA的DDS頻率合成器設計視頻教程與源碼下載 [打印本頁]
作者: 呆呆I呆呆    時間: 2018-5-14 22:43
標題: 基于FPGA的DDS頻率合成器設計視頻教程與源碼下載
FPGA dds的全套設計資料分享給51hei的朋友們，有需要可以下載學習。

下面是DDS頻率合成器視頻教程內容截圖（代碼講解）：


部分源程序如下:
  1. `timescale 1ns / 1ps
  2. /*==============================================================================
  3. Engineer            : Xjtao
  4. Module Hierarchy    : top function module
  5. Design Name         : dds_module.v
  6. Module Name         : dds_module
  7. Project Name        : test_project_top.qsf
  8. Target Devices      : Altera
  9. Tool versions       : QUARTUSII11.0/Windows XP
  10. Description         : DDS模塊實現將cos及sin數據產生，輸出頻率：(Fs*i_nco/500)MHz
  11. Dependencies        :                       
  12. Revision            : 0.01 - File Created
  13. Additional Comments : ROM存儲數據的個數，fs/fmin=25/0.05=500
  14. ==============================================================================*/
  15. module dds_module(
  16.   input          i_fpga_clk          ,//25MHz
  17.   input          i_rst_n                  ,
  18.   input   [8:0]  i_nco                    ,//頻率控制字

  20.   output  [7:0]  o_cos                    ,//余弦波
  21.   output  [7:0]  o_sin                     //正弦波
  22. );
  23. //================================================================================
  24. // 0、        頻率控制字累加,相位累加
  25. //================================================================================
  26.     wire [8:0]  w_rom_addr  ;
  27. dds_phase_acc #(
  28.         .NCO_WIDTH         (9           ),  //nco配置位寬                     
  29.         .ADDR_WIDTH (9           )  //輸出地址位寬
  30. )u0_dds_phase_acc (
  31.     .i_fpga_clk (i_fpga_clk ) ,
  32.     .i_rst_n    (i_rst_n    ) ,
  33.     .i_frq_nco  (i_nco      ) ,

  35.     .o_rom_addr (w_rom_addr )
  36.    );
  37.    
  38. //================================================================================
  39. // 1、        根據累加相位查找cos及sin的ROM,產生正余弦信號
  40. //================================================================================
  41.         wire [7:0] w_cos ;
  42.         wire [7:0] w_sin ;
  43. dds_cos_rom u1_dds_cos_rom(
  44.   .i_fpga_clk        (i_fpga_clk) ,
  45.   .i_rst_n    (i_rst_n   ) ,
  46.   .i_rd_addr  (w_rom_addr) ,
  47.   .o_cos      (w_cos     )
  48.   );

  50. dds_sin_rom u2_dds_sin_rom(
  51.   .i_fpga_clk        (i_fpga_clk) ,
  52.   .i_rst_n           (i_rst_n   ) ,
  53.   .i_rd_addr         (w_rom_addr) ,
  54.   .o_sin             (w_sin     )
  55.   );
  56.         
  57. //================================================================================
  58. // 2、        output                                                                  
  59. //================================================================================
  60.         assign o_cos = w_cos        ;
  61.         assign o_sin = w_sin        ;
  62.         
  63. //================================================================================
  64. endmodule
復制代碼

所有資料51hei提供下載:
Advanced_Lab01_DDS design.rar (13.78 MB, 下載次數: 72)


作者: jiangquancai    時間: 2020-5-30 09:12
資料還不錯喲



歡迎光臨 (http://www.raoushi.com/bbs/) Powered by Discuz! X3.1