欧美极品高清xxxxhd,国产日产欧美最新,无码AV国产东京热AV无码,国产精品人与动性XXX,国产传媒亚洲综合一区二区,四库影院永久国产精品,毛片免费免费高清视频,福利所导航夜趣136

標題: FPGA采集模擬信號數據波形,51單片機顯示波形 [打印本頁]
作者: siyu    時間: 2018-4-1 13:37
標題: FPGA采集模擬信號數據波形,51單片機顯示波形
fpga采集數據波形，51單片機顯示波形，示波器


單片機源程序如下（frqent_count.v）:
  1. /*==============================================
  2. *        描    述:頻率計控制模塊計數測試程序
  3. //==============================================*/

  5. module frqent_count(clk_b,clk_d,vavle,rst,cnt_h_out,cnt_b_out,cnt_d_out);
  6.         input rst;
  7.         input clk_b;                         
  8.         input clk_d;
  9.        
  10.         input vavle;
  11.        
  12.         output reg[31:0]     cnt_h_out;                                         //用于測量高脈寬
  13.         output reg[31:0]     cnt_b_out;                                                //標準頻率計數
  14.         output reg[31:0]         cnt_d_out;                                                //待測頻率計數
  15.        
  16.         reg        [31:0]        cnt_h;                                                                        //用于測量高脈寬       
  17.         reg        [31:0]        cnt_b;                                                                        //標準頻率計數
  18.         reg        [31:0]        cnt_d;                                                                        //待測頻率計數
  19.        
  20.         reg        start_reg;                                                                                //開始信號緩存
  21.         reg        clk_d_reg;                                                                                //待測時鐘緩存
  22.        
  23.         wire start;
  24.        
  25.         /*------------------------------------------------
  26.         *        模塊說明:計數允許模塊
  27.         *        備          注:Start_l對于頻率沒有作用,只對于低電平
  28.                                  脈寬計數有作用,頻率主要作用在Start
  29.         *-------------------------------------------------*/
  30.        
  31.         assign start = vavle;
  32.        
  33.        
  34.         //開始信號緩存
  35.         always@(posedge clk_b,negedge rst)
  36.         begin
  37.                 if(!rst)
  38.                 begin
  39.                         start_reg <= 1'b0;
  40.                 end
  41.                
  42.                 else
  43.                 begin
  44.                         start_reg <= start;
  45.                 end
  46.         end
  47.        
  48.         //待測信號緩存
  49.         always@(posedge clk_b, negedge rst)
  50.         begin
  51.                 if(!rst)
  52.                 begin
  53.                         clk_d_reg <= 1'b0;
  54.                 end
  55.                
  56.                 else
  57.                 begin
  58.                         clk_d_reg <= clk_d;
  59.                 end
  60.         end
  61.        
  62.         //待測時鐘進行計數
  63.         always@(posedge clk_d,negedge rst)
  64.         begin
  65.                 if(!rst)
  66.                 begin
  67.                         cnt_d <= 32'b0;
  68.                 end
  69.                
  70.                 else
  71.                 begin
  72.                         if(start == 0)
  73.                                 begin
  74.                                         cnt_d <= 0;
  75.                                 end
  76.                         // 高電平觸發
  77.                         else
  78.                                 begin
  79.                                         cnt_d <= cnt_d + 1'b1;
  80.                                 end
  81.                 end
  82.         end
  83.        
  84.         //標準時鐘進行計數
  85.         always@(posedge clk_b,negedge rst)
  86.         begin
  87.                 if(!rst)
  88.                 begin
  89.                         cnt_b <= 0;
  90.                 end
  91.                
  92.                 else
  93.                 begin
  94.                         if(start == 0)
  95.                                 begin
  96.                                         cnt_b <= 0;
  97.                                 end
  98.                                
  99.                         else
  100.                                 begin
  101.                                         cnt_b <= cnt_b + 1'b1;
  102.                                 end
  103.                 end
  104.         end
  105.        
  106.         //高電平計數
  107.         always@(posedge clk_b, negedge rst)
  108.         begin
  109.                 if(!rst)
  110.                 begin
  111.                         cnt_h <= 0;
  112.                 end
  113.                
  114.                 else
  115.                         begin
  116.                                 if(clk_d == 0)
  117.                                 begin
  118.                                         cnt_h <= 0;
  119.                                 end
  120.                                
  121.                                 else
  122.                                 begin
  123.                                         cnt_h <= cnt_h + 1'b1;
  124.                                 end
  125.                         end
  126.         end
  127.        
  128.         //標準計數和待測計數輸出
  129.         always@(posedge clk_b, negedge rst)
  130.         begin
  131.                 if(!rst)
  132.                 begin
  133.                         cnt_b_out <= 0;
  134.                         cnt_b_out <= 0;
  135.                 end
  136.                
  137.                 else
  138.                 begin
  139.                         if(start_reg && !start)
  140.                         begin
  141.                                 cnt_b_out <= cnt_b;
  142.                                 cnt_d_out <= cnt_d;
  143.                         end
  144.                        
  145.                         else
  146.                         begin
  147.                                 cnt_b_out <= cnt_b_out;
  148.                                 cnt_d_out <= cnt_d_out;
  149.                         end
  150.                 end
  151.         end
  152.        
  153.         //高電平計數輸出
  154.         always@(posedge clk_b,negedge rst)
  155.         begin       
  156.                 if(!rst)
  157.                 begin
  158.                         cnt_h_out<=0;
  159.                 end
  160.                
  161.                 else
  162.                 begin
  163.                         if(clk_d_reg&&!clk_d)
  164.                         begin
  165.                                 cnt_h_out<=cnt_h;
  166.                         end
  167.                        
  168.                         else
  169.                         begin
  170.                                 cnt_h_out<=cnt_h_out;
  171.                         end
  172.                 end
  173.         end
  174.        
  175. endmodule        
  176.                
復制代碼

所有資料51hei提供下載:
采集模擬信號.rar (2.39 MB, 下載次數: 51)


作者: 十三當家    時間: 2018-5-10 10:44
有用，就是黑幣太高了
作者: 十三當家    時間: 2018-5-10 10:45
學習學習
作者: yzkn    時間: 2018-8-6 00:45
謝謝。。。。。。。。。。。。



歡迎光臨 (http://www.raoushi.com/bbs/) Powered by Discuz! X3.1